注册会员 | 设为首页 | 加入收藏夹
您好，欢迎光临本网站！[请登录] ！[注册会员]！  

搜索资源列表

  1. EDA/PLD中的CoolRunner-II器件的多逻辑级的传输延迟

  2. 对于复杂的逻辑结构，需要通过AIM将多级逻辑组合。如图所示为利用反馈通道构成的二级逻辑传输模型，图中的TF为反馈通道延迟，TLOGI*2～56个乘积项的总延迟。 　　如图 二级逻辑传输模型　　  来源:ks99

  3. 所属分类：其它

    • 发布日期：2020-11-17
    • 文件大小：48128
    • 提供者：weixin_38529251

  1. EDA/PLD中的CoolRunner-II器件的多乘积项传输延迟

  2. 这种传输模型比单个乘积项传输模型要复杂一些，需要计算其他乘积项的延迟之和TLOGI2。乘积项可以为2～56（不经过AIM）。如图所示为从A脚到B脚，经过多乘积项后的传输模型。 　　如图 经过多乘积项后的传输模型　　  来源:ks99

  3. 所属分类：其它

    • 发布日期：2020-11-17
    • 文件大小：53248
    • 提供者：weixin_38565628