注册会员 | 设为首页 | 加入收藏夹
您好，欢迎光临本网站！[请登录] ！[注册会员]！  

搜索资源列表

  1. EDA/PLD中的CoolRunner-II器件的输入/输出模块

  2. 输入／输出模块(I/O Block)用于实现功能模块与输入/输出引脚之间的连接。与其他厂家的CPLD相比，CoolRunner-II器件的输入/输出特性包括速度、功耗及接口标准等方面都有较大的改进和提高，特别是至少两个Bank的分块结构(借鉴了FPGA的IOB结构)极大地提高了系统设计的灵活性。每个块有自己独立的工作电压和参考电源，可灵活地用于不同的接口标准。I/O Block结构如图1所示。任何一个输入/输出引脚都可以被配置成参考电源(VREF)输入引脚，以便适应SSTL2-1、SSTL3-1

  3. 所属分类：其它

    • 发布日期：2020-11-17
    • 文件大小：196608
    • 提供者：weixin_38697753

  1. EDA/PLD中的CoolRunner-II器件的高级内部互连矩阵

  2. 在CoolRunner-II器件中，高级内部互连矩阵（Advanced Interconnect Matrix，AIM）用于CPLD内部功能模块之间的高速连接，可为每个功能模块提供40个数据输入通道及16个全局控制信号。此外，每个功能模块中的16个宏单元各自还有一个反馈通道（共16个）输出到高级内部互连矩阵，如图所示。该信号通道由于直接由乘积项输出，没有经过触发器，所以不仅具有高速特性，而且可为乘积项逻辑提供额外的共享资源。该通道可以通过约束设计或软件来启用或关闭。 　　如图 CoolRu

  3. 所属分类：其它

    • 发布日期：2020-11-17
    • 文件大小：62464
    • 提供者：weixin_38731226

  1. EDA/PLD中的CoolRunner-II器件的Keeper（维持）功台旨

  2. CoolRunner-II的输入/输出模块不仅具有终端调整(Keeper和Pullup)功能，而且可以支持多种接口标准。这些功能需要通过属性的设置才能被启用，并仅影响指定的输入／输出引脚。通常情况下，CoolRunner-II器件并不启用这些功能。 　　Keeper类似于一个保持器，通过弱的内部上拉/下拉电阻将I/o脚上的数据保持在最后一个数据的状态。需要注意的是，对于高阻或浮动的不能确定的输入/输出引脚，选择Keeper功能后会产生额外的漏电流。Keeper电路不需要外部电阻，该功能的属性设置

  3. 所属分类：其它

    • 发布日期：2020-11-17
    • 文件大小：33792
    • 提供者：weixin_38686860

  1. EDA/PLD中的CoolRunner-II器件的使用频率合成

  2. CoolRunner-II的频率合成(CoolCLOCK)技术利用分频器模块和双沿触发器实现多种频率的组合输出，并且能够降低器件的功耗。由于时钟分频器模块的时钟输入只能在GCK2输入，因此CoolCLOCK功能也只有一个时钟输入端，并且仅在XC2Cl28以上的器件中有效。该功能可以通过属性控制来实现。　　(1)约束文件(UCF)     NET COOL_CLK;　　(2)VHDL语言     attribute COOL_CLK： string；     attribute COOL_CLK

  3. 所属分类：其它

    • 发布日期：2020-11-17
    • 文件大小：26624
    • 提供者：weixin_38646659

  1. EDA/PLD中的CoolRunner-II器件的使用时钟分频器

  2. CoolRunner-II器件在XC2C128(128个宏单元)以上的器件内嵌入了一个时钟分频器模块，该模块具有两个控制输入脚，即GCK2(全局时钟输入脚)和CDRST(外部同步复位脚)；两个延迟控制位用于设置当复位信号撤销后，是否需要延迟后输出分频信号。时钟分频系数η为2、 4、 6、 8、 10、 12、 14和16。　　ISE 10设计工具中的XST综合工具可以自动地推论以下分频模块库。　　（1）CLK_DIVn：不带复位和延迟控制的分频器（η为2、4、6、8、10、12、14和16）。　

  3. 所属分类：其它

    • 发布日期：2020-11-17
    • 文件大小：30720
    • 提供者：weixin_38659812

  1. EDA/PLD中的CoolRunner-II器件的时序模型描述

  2. Coo1Runner-Ⅱ器件外部信号从引脚进入器件后通过输入/输出模块级内部互连矩阵AIM从AIM再分配到各个功能模块。在整个过程中都需要附加额外的延迟 真延迟的多少取决于信号传输的路径和模块的种类，对于Coo1Runner-Ⅱ器件来说，各个路径和模块的延迟特性是固定和独立的，其时序模型(Timing Model)如图所示。 　　如图 CoolRunner-II的时序模型 　　如图中各个延迟参数及其说明如表所示。 　　如表 CoolRunner-II各个延迟参数及其说明 　　  

  3. 所属分类：其它

    • 发布日期：2020-11-17
    • 文件大小：185344
    • 提供者：weixin_38703277