【例】 设计一个能产生数字0～9的“虚拟式”按键输入电路的VHDL程序，并使用MAX+pl1s Ⅱ进行仿真。 　　仿真结杲如图所示。 　　如图 “虚拟式”按键输入电路XNAJSR的仿真图　　欢迎转载,信息来自维库电子市场网（www.dzsc.com）  来源:ks99

（1）本微波炉控制器要求系统时钟CLK固定为1 Hz，而预置时间数据输入总线DATA0位数太多（为16位），因此我们可对该系统进行改进，增 加一个分频电路FPQ和一个“虚拟式”按键预置数据输入电路YZDL（如图所示），以使系统的通用性更好写。其中分频电路FPQ是将任意频率的 信号CLKN经过N分频后得到系统所需要的1 Hz的时钟信号CLK。而预置数据选择确认键YES，预置完毕确认键Ok，输出为DATA0［150］，该模块 可通过计数、取数、寄存、移位等操作完成预置数据输入工作。 　　如图