（1）在状态控制器KZQ中，利用状态机的设计方法简化了设计。 　　（2）在数据装载器ZZQ的设计中，利用三个装载信号的组合LD_8888＆LD_DONE＆LD_CLK赋给变量TEMP，巧妙地解决了装载数据的选择问题。 　　（3）在烹调计时器JSQ的设计中，利用两个减法十进制计数器和两个减法六进制计数器的串级组合，非常简便地实现了59′59″数之间的计时和初始数据的装载。同时在减法十进制计数器和减法六进制计数器的第二个进程中（详见下面列出的程序段），通过引入CLK的上升沿，消除了进位信号CQI

状态控制器KZQ、数据装载器ZZQ和烹调计时器JSQ的仿真分别如图1、如图2和如图3所示。 　　如图1 状态控制器KZQ的仿真图 　　如图2 数据装载器ZZQ的仿真图 　　如图3 烹调计时器JSQ的仿真图 　　经过对如图1～如图3进行分析，我们可以看出KZQ、ZZQ、JSQ的设计是正确的。其他未仿真的模块请读者自行完成并进行分析。　　  来源:ks99

ZZQ的输入、输出端口如图所示，根据其应完成的逻辑功能，它本质上就是一个三选一数据选择器。本设计采用一个进程来完成，但由于三个被选择的数据只有一个来自输入端口，因此另两个被选择的数据则通过在进程的说明部分定义两个常数来产生。由于用于显示“8888”的常数ALL 8需分解成4个8，分别经过四个4-7译码器译码后才是真正的显示驱动信息编码，因此该常数应是4个分段的4位BCD码，故应设为“1000100010001000”。同理，显示“donE”的常数DONE可设为“1010101111001101”