您好,欢迎光临本网站![请登录][注册会员]  

搜索资源列表

  1. 基于FPGA的数字秒表设计

  2. 本科生毕业论文(设计)开题报告书 题 目: 基于FPGA的数字秒表设计 学生姓名: *********** 学 号: ********** 专业班级: 自动化******班 指导老师: ************ 2010年 3 月 20 日 论文(设计)题目 ISP技术及其应用研究 课题目的、意义及相关研究动态: 课题设计的主要目的:运用所学的数字电子技术的基本知识和数字电子电路的设计方法,将数字电子技术的基础知识与EDA技术有机地联系起来,EDA电子仿真软件的仿真功能强大,具有完备的文件库,
  3. 所属分类:嵌入式

    • 发布日期:2010-06-16
    • 文件大小:747520
    • 提供者:sanpao2010
  1. EDA/PLD中的评估逻辑设计的工作速度

  2. 当采用查找表结构FPGA进行设计时,设计者关心的另一个问题是所设计电路的工作速度和性能估计。尽管综合工具可以对设计进行优化处理,并尽可能地提高设计的性能,但综合工具的优化算法与设计者的参数设置有关。笔者以为速度是设计出来的,而后面的工具只能够起到辅助的作用。以下是一些可有效改善逻辑设计性能的策峄。   如下图所示。   图 Fmax的计算   例如,假定器件的时钟频率要求达到50 MHz,那么周期应为20 ns。假设:   tCO十fSU=InS   允许的各级组合逻辑延时和线延时
  3. 所属分类:其它

    • 发布日期:2020-11-17
    • 文件大小:49152
    • 提供者:weixin_38606404
  1. EDA/PLD中的EDA中的综合计时电路的系统总体组装电路的设计

  2. 此系统的总体组装电路图如图所示。   如图  综合计时系统的总体组装电路原理图    来源:ks99
  3. 所属分类:其它

    • 发布日期:2020-11-15
    • 文件大小:131072
    • 提供者:weixin_38751512
  1. EDA/PLD中的EDA中的综合计时电路的调整控制电路TZKZQ的设计

  2. 对于系统中的时间调整电路,拟通过模式和调整两个外部按键完成。模式键负责切换正常时间计数模式和时间调整模式,调整模式切换顺序如图1所示。调整键负责在时间调   整模式之下,对当前模式的计时结果进行调整。   在模式选择过程中,被选择到的调整模式所对应的发光二极管会被点亮。例如,按动模式键,选定“2003年6月5日12:34:56星期4”的小时数“12”,其对应的调时模式发光二极管将会被点亮,剩下的6个调整模式发光二极管不被点亮。当处于正常模式时,7个发光二极管均不被点亮。被调整的计时结果之间相
  3. 所属分类:其它

    • 发布日期:2020-11-15
    • 文件大小:120832
    • 提供者:weixin_38708841
  1. EDA/PLD中的EDA中的综合计时电路的显示控制电路的设计

  2. 本设计显示需要使用的是15个七段显示数码管。在计时结果显示电路中,七段数码管显示部分是一个不容忽视的环节,如若处理不得当,可能引起系统功率过大,产生散热问题,严重时甚至会导致系统的烧毁。为了解决好以上问题,下面就对七段数码管显示电路做简要的分析和介绍。   通常点亮一个LED所需的电流是5~50 mA,通电的电流愈大,LED的亮度愈高,相对的也会使其寿命缩短。一般以10 mA的导通电流来估算它所必须串联的阻值,其计算方式参考如图1所示。   如图1 单个LED的串接电阻计算方式   七
  3. 所属分类:其它

    • 发布日期:2020-11-15
    • 文件大小:165888
    • 提供者:weixin_38506138
  1. EDA/PLD中的EDA中的综合计时电路的设计

  2. 根据系统的设计要求,综合计时电路可分为计秒电路、计分电路、计时电路、计星期电路、计日电路、计月电路、计年电路等7个子模块,这7个子模块必须都具有预置、计数和进位功能,设计思想如下:   (1)计秒电路:以直接输入或由分频器产生的秒脉冲作为计秒电路的计数时钟信号,待计数至60瞬间,进位,计分电路加1,而计秒电路则清零并重新计秒。   (2)计分电路、计时电路:其设计思想与计秒电路类似。   (3)计星期电路:将计时电路产生的进位脉冲信号作为计星期电路的计数时钟信号,待计数至7瞬间,计星期电路
  3. 所属分类:其它

    • 发布日期:2020-11-15
    • 文件大小:133120
    • 提供者:weixin_38750999