在设计基于FPGA的电子系统时，一般需要用示波器、逻辑分析仪等外部测试设备进行输入输出信号的测试，借助测试探头把信号送到测试设备上进行观察分析。当然，前提是需要保留足够多的引脚，以便能选择信号来驱动I／O进行测试。但是外部的测试设备在测试FPGA系统时，常会遇到这样的情况：FPGA的I／O引脚数量不够丰富，PCB布线和封装丁艺复杂导致I／O引脚引出困难，外部测试探头有影响FPGA信号时序和完整性的可能。 　　如果能在FPGA内部嵌入具有外部测试设备功能的逻辑测试模块，那么以上问题就可以一一解决