您好,欢迎光临本网站![请登录][注册会员]  

搜索资源列表

  1. EDA/PLD中的Verilog讨论组精彩内容摘录(一)

  2. 问题:  我遇到了一个问题,希望能得到帮助。  我在用FPGA(ALTERA 10K30)做仿真实验时,内部的计数器总是计数不正常,但是我在微机中用ModelSim仿真的结果是正确的,所以逻辑应该没有问题,问题出在FPGA,请教各位,我该如何解决这个问题。谢谢!  I met a question,hope someone could do me a favor.  when I used FPGA do simulating experiment, i found the inner coun
  3. 所属分类:其它

    • 发布日期:2020-12-09
    • 文件大小:51200
    • 提供者:weixin_38651286