您好,欢迎光临本网站![请登录][注册会员]  

搜索资源列表

  1. EDA/PLD中的Verilog HDL参数描述及举例

  2. 参数是一个常量。参数经常用于定义时延和变量的宽度。使用参数说明的参数只被赋值一次。参数说明形式如下:parameter param1 = const_expr1, param2 = const_expr2, . . . ,paramN = const_exprN;下面为具体实例:parameter LINELENGTH = 132, ALL_X_S = 16'bx;parameter BIT = 1, BYTE = 8, PI = 3.14;parameter STROBE_DELAY = (
  3. 所属分类:其它

    • 发布日期:2020-12-09
    • 文件大小:27648
    • 提供者:weixin_38627234