4.5 数据类型Verilog HDL 主要包括两种数据类型线网类型(net type) 和寄存器类型（reg type ）。4.5.1 线网类型1. wire 和 tri 定义线网类型主要有wire 和tri 两种。线网类型用于对结构化器件之间的物理连线的建模。如器件的管脚，内部器件如与门的输出等。以上面的加法器为例，输入信号A，B是由外部器件所驱动，异或门X1的输出S1是与异或门X2输入脚相连的物理连接线，它由异或门X1所驱动。 由于线网类型代表的是物理连接线，因此它不存贮逻辑值。必须由器件

线网数据类型包含下述不同种类的线网子类型。* wire * tri * wor * trior * wand * triand * trireg * tri1 * tri0* supply0 * supply1 简单的线网类型说明语法为：net_kind [msb:lsb] net1, net2, . . . , netN;net_kind 是上述线网类型的一种。msb和lsb 是用于定义线网范围的常量表达式；范围定义是可选的；如果没有定义范围，缺省的线网类型为1位。下面是线网类型说明实例。wi

用于连接单元的连线是最常见的线网类型。连线与三态线(tri)网语法和语义一致；三态线可以用于描述多个驱动源驱动同一根线的线网类型；并且没有其他特殊的意义。wire Reset;wire [3:2] Cla, Pla, Sla;tri [ MSB－1 : LSB +1] Art;如果多个驱动源驱动一个连线（或三态线网），线网的有效值由下表决定。wire (或 tri) 0 1 x z0 0 x x 01 x 1 x 1x x x x xz 0 1 x z下面是一个具体实例：assign Cla =