注册会员 | 设为首页 | 加入收藏夹
您好，欢迎光临本网站！[请登录] ！[注册会员]！  

搜索资源列表

  1. 全国大学生电子设计竞赛培训教程

  2. 很全很系统的电子设计竞赛教程 全国大学生电子设计竞赛训练教程 目 录 第1章电子设计竞赛题目与分析 1.1 全国大学生电子设计竞赛简介 1.1电子设计竞赛题目.doc(49 KB, 下载次数: 4829) 1.2 全国大学生电子设计竞赛命题原则及要求 1.2.1 命题范围 1.2.2 题目要求 1.2.3 题目类型 1.2.4 命题格式 1.2.5 征题办法 1.3 电子设计竞赛的题目分析 1.3.1 电源类题目分析 1.3.1 电源类题目分析.doc(110.5 KB, 下载次数: 7116

  3. 所属分类：其它

    • 发布日期：2014-05-11
    • 文件大小：13631488
    • 提供者：u010102994

  1. 电子设计竞赛

  2. 1.1 全国大学生电子设计竞赛简介 1.2 全国大学生电子设计竞赛命题原则及要求 1.2.1 命题范围 1.2.2 题目要求 1.2.3 题目类型 1.2.4 命题格式 1.2.5 征题办法 1.3 电子设计竞赛的题目分析 1.3.1 电源类题目分析 1.3.2信号源类题目分析 1.3.3无线电类题目分析 1.3.4放大器类题目分析 1.3.5仪器仪表类题目分析 1.3.6数据采集与处理类题目分析 1.3.7控制类题目分析 第2章 电子设计竞赛基础训练 2.1 电子元器件的识别 2.1.1 电

  3. 所属分类：其它

    • 发布日期：2014-06-02
    • 文件大小：10485760
    • 提供者：baidu_15309221

  1. PCB设计中信号反射的抑制方法

  2. 在印制电路板 (PCB) 设计中，高频率、高密度电路板设计所占比例越来越大，信号反射干扰现象越来越多。 因此，如何消除 PCB 设计中存在的反射问题显得非常重要。针对此种情况，分析了在高速 PCB 设计过程中引起信号反射的 主要原因，并基于 EDA 设计软件进行 SI 仿真辅助设计实例。介绍了 PCB 设计过程中设计布线的基本技巧和抑制反射的有 效方法。通过仿真分析和实测波形表明，该方法可大大提高电路板的一次设计成功率

  3. 所属分类：其它

    • 发布日期：2018-05-31
    • 文件大小：202752
    • 提供者：szx940213

  1. CMOS集成电路EDA技术_14161445.pdf

  2. 电子设计自动化（EDA）工具主要是指以计算机为工作平台，融合应用电子技术、计算机技术、智能化技术新成果而研制成的电子辅助软件包。该软件包可以使设计者在虚拟的计算机环境中进行早期的设计验证，有效缩短电路实体迭代验证的时间，提高集成电路芯片设计的成功率。一款成功的集成电路芯片源于无数工程师成功的设计，而成功的设计在很大程度上又取决于有效、成熟的集成电路EDA设计工具。本书根据普通高校微电子学与固体电子学（集成电路设计）专业的课堂教学和实验要求，以提高实际工程设计能力为目的，采取循序渐进的方式，介绍

  3. 所属分类：硬件开发

    • 发布日期：2019-09-22
    • 文件大小：23068672
    • 提供者：weixin_38228119

  1. EDA中的电梯控制器系统的设计技巧分析

  2. 在楼层请求寄存器的置位与复位进程”的设计中，通过楼层选择指示变量DR，电梯所在楼层变量LIFTOR和输入信号UPIN、DOWNIN、ST_CH来判断UR、DR的置位。

  3. 所属分类：其它

    • 发布日期：2020-08-26
    • 文件大小：230400
    • 提供者：weixin_38741996

  1. 基础电子中的EDA中的设计技巧分析的介绍

  2. （1）在时序控制电路SXKZ的设计中，利用计数器计数达到分频值时，对计数器进行清零，同时将输出信号反向，这就非常简洁地实现了对输 入基准时钟信号的分频，并且分频信号的占空比为0.5。 　　（2）在显示控制电路XSKZ的设计中，利用状态机非常简洁地实现了六种花型的循环变化，同时利用六个十六位常数的设计，可非常方便地设 置和修改六种花型。 　　（3）对于顶层程序的设计，因本系统模块较少，既可使用文本的程序设计方式，也可使用原理图的设计方式。但对于模块较多的系统，最好 使用文本的程序设计方式。　　

  3. 所属分类：其它

    • 发布日期：2020-11-16
    • 文件大小：28672
    • 提供者：weixin_38664612

  1. EDA/PLD中的EDA中的设计技巧分析

  2. (1)在抢答鉴别电路的设计中,A、B、C、D四组抢答,理论上应该有16种可能情况,但实际上由于芯片的反应速度快到一定程度时,两组以上同时抢答成功的可能性非常小,因此我们可设计成只有四种情况,这大大简化了电路的设计复杂性.     (2)在计分器电路的设计中,按照一般的设计原则,按一定数进制进行加减即可,但是随着计数数目的增加,要将计数数目分解成十进制并进行译码显示会变得越来越麻烦.因此为了减少译码显示的麻烦,一般是将一个大的进制数分解为数个十进制以内的进制数,计数器串级连接.但随着位数的增加,

  3. 所属分类：其它

    • 发布日期：2020-11-16
    • 文件大小：36864
    • 提供者：weixin_38590989

  1. 基础电子中的EDA的设计技巧分析介绍

  2. （1）密码锁输入电路KEYB 0ARD.VHD中对各种分频信号/信号序列的设计有独到之处。该设计中，利用一个自由计数器来产生各种需要的频率，也就是先建立一个N位计数器，N的大小根据电路的需求决定。N的值越大，电路可以除频的次数就越多，这样就可以获得更大的频率变化，以便提供多种不同频率的时钟信号。若输入时钟为CLK，N位计数器的输出为Q[N-1，0]，则Q（0）为CLK的2分频脉冲信号，Q（1）为CLK的4分频脉冲信号，Q（2）为CLK的8分频脉冲信号，……Q（N-1）为CLK的2N分频脉冲信号；

  3. 所属分类：其它

    • 发布日期：2020-11-16
    • 文件大小：43008
    • 提供者：weixin_38650842

  1. EDA/PLD中的EDA中的状态控制器设计技巧分析

  2. （1）在状态控制器KZQ中，利用状态机的设计方法简化了设计。 　　（2）在数据装载器ZZQ的设计中，利用三个装载信号的组合LD_8888＆LD_DONE＆LD_CLK赋给变量TEMP，巧妙地解决了装载数据的选择问题。 　　（3）在烹调计时器JSQ的设计中，利用两个减法十进制计数器和两个减法六进制计数器的串级组合，非常简便地实现了59′59″数之间的计时和初始数据的装载。同时在减法十进制计数器和减法六进制计数器的第二个进程中（详见下面列出的程序段），通过引入CLK的上升沿，消除了进位信号CQI

  3. 所属分类：其它

    • 发布日期：2020-11-16
    • 文件大小：49152
    • 提供者：weixin_38611527

  1. 基础电子中的EDA中的系统总体组装电路的设计技巧分析介绍

  2. （1）在交通灯控制电路JTDKZ的设计中，利用状态机非常简洁地实现了对主、支干道指示灯的控制和有关单元电路的使能控制。 　　（2）在定时单元CNT45S和CNT25S的设计中，根据设计要求需进行减计数，但本设计中却使用的是加法计数，只是在将计数结果转换成两位BCD 码时，将计数的最小值对应转换成显示定时的最大值，计数值加1时，转换的显示值减1，依此类推。同时由于主/支干道从亮绿灯转到亮红灯中间有5 s亮黄灯的时间过渡，因此对应的支/主干道亮红灯的时间比对应的主/支干道亮绿灯的时间要多5 s。考

  3. 所属分类：其它

    • 发布日期：2020-11-15
    • 文件大小：30720
    • 提供者：weixin_38587509

  1. 基础电子中的EDA中的综合计时系统的设计技巧分析介绍

  2. （1）在显示控制电路XSKZQ的设计中，利用动态扫描显示的原理，既简化了显示译码驱动电路的设计，又节约了硬件的I/O口，同时还减小了系统的驱动电流及功耗等，在实际使用中非常有价值。 　　（2）在调整控制电路TZKZQ的设计中，通过读入系统当前工作的各种时间信息进行自加调整，简化了预置值的设计，利用状态机非常简洁地实现了8种调整的循环变化。　　  来源:ks99

  3. 所属分类：其它

    • 发布日期：2020-11-15
    • 文件大小：26624
    • 提供者：weixin_38549520

  1. 基础电子中的EDA中的车载DVD位控设计技巧分析介绍

  2. （1）本设计的难点主要在于对控制对象的工作流程的分析，只要将控制对象的工作流程分析清楚后，根据其工作条件和对应的输出，我们使 用r语句等条件语句即可达到相应的控制要求。 　　（2）如果系统内部模块数量不是很多并且对各模块的信息传递比较清楚的话，则可以使用进程建模的方式进行程序设计，这样可使程序设计 变得简单些。　　  来源:ks99

  3. 所属分类：其它

    • 发布日期：2020-11-15
    • 文件大小：26624
    • 提供者：weixin_38679045

  1. EDA/PLD中的EDA中的电梯控制器系统的设计技巧分析

  2. 在楼层请求寄存器的置位与复位进程”的设计中，通过楼层选择指示变量DR，电梯所在楼层变量LIFTOR和输入信号UPIN、DOWNIN、ST_CH来判断UR、DR的置位。其判断原则为：若电梯所在楼层为NUM，假设电梯处于运行中，这时若楼层选择指示为T且T）NUM时按下了楼层选择确认键ST_CH，或者按下了上升按键UPIN，则对应的上升请求寄存器UR（T）置为“1”，否则，若电梯运行时间到（HAND=T，亦即WAI_T=''101''）且没有任何请求，则对应的上升请求寄存器UR（T）置为“0”；若电梯

  3. 所属分类：其它

    • 发布日期：2020-11-15
    • 文件大小：199680
    • 提供者：weixin_38562392

  1. 基础电子中的EDA中的总体组装的VHDL源程序系统的设计技巧分析介绍

  2. （1）对于ADC0809模数转换的控制程序段的VHDL设计，可根据ADC0809的A/D转换控制要求，用一个状态机来实现。 　　（2）为了实现A/D转换后数据的显示，在读到ADC0809的D[7..0]转换数据后，先用查表的指令算出高、低4位的两个电压值，并分别用12位的BCD码表示；接着设计一个12位的BCD码加法器，将得到的两个12位的BCD码相加即可。　　  来源:ks99

  3. 所属分类：其它

    • 发布日期：2020-11-15
    • 文件大小：25600
    • 提供者：weixin_38628953

  1. EDA/PLD中的电子产品设计阶段的成本控制

  2. 摘 要： 本文从几个角度来探讨电子产品开发过程中的开发成本控制方法。开发成本包含时间成本和资金成本，围绕这两点，对以下步骤进行了分析：项目宏观规划时的项目分解、文档制作；硬件设计时的辅助设计软件的使用技巧和电路的可塑性设计；在软件设计方面，提倡使用C语言来进行开发工作。 关键词： 电子产品 设计 成本控制 EDA PLD 单片机 C语言 我们在设计电子产品的过程一般都会对所设计的产品进行成本控制，总是尽量简化电路，减少元器件、尽量简化安装工序。一般这些简化都是针对最终产品的。但是作为开

  3. 所属分类：其它

    • 发布日期：2020-12-10
    • 文件大小：102400
    • 提供者：weixin_38725426

  1. EDA/PLD中的降低FPGA功耗的设计技巧和ISE功能分析工具

  2. 新一代FPGA的速度变得越来越快，密度变得越来越高，逻辑资源也越来越多。那么如何才能确保功耗不随这些一起增加呢？很多设计抉择可以影响系统的功耗，这些抉择包括从显见的器件选择到细小的基于使用频率的状态机值的选择等。       为了更好地理解本文将要讨论的设计技巧为什么能够节省功耗，我们先对功耗做一个简单介绍。       功耗包含两个因素：动态功耗和静态功耗。动态功耗是指对器件内的容性负载充放电所需的功耗。它很大程度上取决于频率、电压和负载。这三个变量中的每个变量均在您的某种控制之下。

  3. 所属分类：其它

    • 发布日期：2020-12-06
    • 文件大小：117760
    • 提供者：weixin_38649356

  1. EDA/PLD中的降低FPGA功耗的设计

  2. 使用这些设计技巧和ISE功能分析工具来控制功耗 　　 　　 新一代 FPGA的速度变得越来越快，密度变得越来越高，逻辑资源也越来越多。那么如何才能确保功耗不随这些一起增加呢？很多设计抉择可以影响系统的功耗，这些抉择包括从显见的器件选择到细小的基于使用频率的状态机值的选择等。 　　 　　为了更好地理解本文将要讨论的设计技巧为什么能够节省功耗，我们先对功耗做一个简单介绍。　　 　　功耗包含两个因素：动态功耗和静态功耗。动态功耗是指对器件内的容性负载充放电所需的功耗。它很大程度上取决于  频率、电压和

  3. 所属分类：其它

    • 发布日期：2020-12-07
    • 文件大小：105472
    • 提供者：weixin_38707356

  1. EDA中的电梯控制器系统的设计技巧分析

  2. 在楼层请求寄存器的置位与复位进程”的设计中，通过楼层选择指示变量DR，电梯所在楼层变量LIFTOR和输入信号UPIN、DOWNIN、ST_CH来判断UR、DR的置位。其判断原则为：若电梯所在楼层为NUM，假设电梯处于运行中，这时若楼层选择指示为T且T）NUM时按下了楼层选择确认键ST_CH，或者按下了上升按键UPIN，则对应的上升请求寄存器UR（T）置为“1”，否则，若电梯运行时间到（HAND=T，亦即WAI_T=''101''）且没有任何请求，则对应的上升请求寄存器UR（T）置为“0”；若电梯

  3. 所属分类：其它

    • 发布日期：2021-01-19
    • 文件大小：231424
    • 提供者：weixin_38622125

  1. EDA中的状态控制器设计技巧分析

  2. （1）在状态控制器KZQ中，利用状态机的设计方法简化了设计。 　　（2）在数据装载器ZZQ的设计中，利用三个装载信号的组合LD_8888＆LD_DONE＆LD_CLK赋给变量TEMP，巧妙地解决了装载数据的选择问题。 　　（3）在烹调计时器JSQ的设计中，利用两个减法十进制计数器和两个减法六进制计数器的串级组合，非常简便地实现了59′59″数之间的计时和初始数据的装载。同时在减法十进制计数器和减法六进制计数器的第二个进程中（详见下面列出的程序段），通过引入CLK的上升沿，消除了进位信号CQI

  3. 所属分类：其它

    • 发布日期：2021-01-19
    • 文件大小：50176
    • 提供者：weixin_38515897

  1. EDA中的设计技巧分析

  2. (1)在抢答鉴别电路的设计中,A、B、C、D四组抢答,理论上应该有16种可能情况,但实际上由于芯片的反应速度快到一定程度时,两组以上同时抢答成功的可能性非常小,因此我们可设计成只有四种情况,这大大简化了电路的设计复杂性.     (2)在计分器电路的设计中,按照一般的设计原则,按一定数进制进行加减即可,但是随着计数数目的增加,要将计数数目分解成十进制并进行译码显示会变得越来越麻烦.因此为了减少译码显示的麻烦,一般是将一个大的进制数分解为数个十进制以内的进制数,计数器串级连接.但随着位数的增加,

  3. 所属分类：其它

    • 发布日期：2021-01-19
    • 文件大小：35840
    • 提供者：weixin_38710127
« 12 »