注册会员 | 设为首页 | 加入收藏夹
您好，欢迎光临本网站！[请登录] ！[注册会员]！  

搜索资源列表

  1. EDA技术分频器程序设计

  2. ⑴使用EDA实验箱上的2Hz脉冲，进行2分频（占空比为1：2），通过波形仿真和观测实验箱上输出指示模块中的OUT1红色LED（发光二极管）的亮灭时间来验证是否符合设计要求。 ⑵使用EDA实验箱上的10Hz脉冲，进行10分频（占空比为1：2），通过波形仿真和观测实验箱上输出指示模块中的OUT1红色LED的亮灭时间来验证是否符合设计要求。 ⑶使用EDA实验箱上的5Hz脉冲，进行5分频（占空比为2：5），通过波形仿真和观测实验箱上输出指示模块中的OUT1红色LED的亮灭时间来验证是否符合设计要求。

  3. 所属分类：嵌入式

    • 发布日期：2009-05-25
    • 文件大小：832512
    • 提供者：s617015380

  1. EDA数字分频器 EDA的分频设计

  2. EDA的分频设计 1. 四位十进制数字频率计； 2. 测量范围：1Hz～10kHz； 3. 显示时间不少于1S； 4. 具有记忆显示的功能，即在测量过程中不刷新数据，等结束后才显示测量结果，给出待测信号的频率值，并保存到下一次测量结束。

  3. 所属分类：专业指导

    • 发布日期：2009-05-29
    • 文件大小：220160
    • 提供者：ZXBzhangxiaobo

  1. eda分频器，4*4键盘扫描等代码

  2. 这是我们老师给的eda代码，有4*4键盘扫描，分频器等

  3. 所属分类：专业指导

    • 发布日期：2009-05-31
    • 文件大小：87040
    • 提供者：floristlinnan

  1. EDA VHDL 八分频器

  2. EDA 仿真 用VHDL语言做的 八分频器

  3. 所属分类：嵌入式

    • 发布日期：2009-06-01
    • 文件大小：18432
    • 提供者：wdukai

  1. EDA设计数控分频器

  2. 数控分频器的功能就是当在输入端给定不同输入数据时，将对输入的时钟信号有不同的分频比，附录5-1的数控分频器就是用计数值可并行预置的加法计数器设计完成的，方法是将计数溢出位与计数溢出位加载输入信号相接即可。

  3. 所属分类：专业指导

    • 发布日期：2010-01-12
    • 文件大小：21504
    • 提供者：zjp649527

  1. EDA技术与VHDL 等精度测频原理的频率计

  2. 本次设计是一个等精度测频原理的频率计，能测出1~9999KHZ的频率，同时它能精确到4位小数点。它主要由D触发器、计数器、分频器等模块组成。其中最主要的部分是计数器，它的测频原理是在一定的闸门时间内测量被测信号的脉冲个数。各功能模块在QuartusⅡ软件中先由VHDL语言描述出，然后将其打包成可调用的元件，再利用原理图输入法将各模块按功能连接起来就得到顶层文件的原理图。这时，再进行时序仿真、引脚锁定之后，就编译下载至硬件中，选择正确的模式和各种设置后即可实现这次设计所要求的功能。

  3. 所属分类：嵌入式

    • 发布日期：2010-01-20
    • 文件大小：421888
    • 提供者：nemolei

  1. eda-分频器的程序

  2. 自己改改里边两个数据，就可以做出任意分频的实体了

  3. 所属分类：专业指导

    • 发布日期：2010-06-17
    • 文件大小：178176
    • 提供者：jiuwenlong0001

  1. EDA分频器的 程 序

  2. 分频是EDA中常见的程序，对初学者可以看懂，也容易掌握。

  3. 所属分类：专业指导

    • 发布日期：2010-11-24
    • 文件大小：1024
    • 提供者：shanscc

  1. 基于EDA技术的数控分频器设计.pdf

  2. 基于EDA技术的数控分频器设计.pdf

  3. 所属分类：专业指导

    • 发布日期：2011-01-01
    • 文件大小：206848
    • 提供者：shine0048

  1. EDA2.5分频器笨方法，连图。。

  2. 这是连图法，，比较繁琐，，但分成了几个模块，，比较简单，，易看易懂。。适合初学者。。

  3. 所属分类：硬件开发

    • 发布日期：2011-12-30
    • 文件大小：2048
    • 提供者：anshiquan123

  1. 基于EDA 数控分频器的设计

  2. 数控分频器的功能就是当在输入端给定不同输入数据时，将对输入的时钟信号有不同的分频比，附录5-1的数控分频器就是用计数值可并行预置的加法计数器设计完成的，方法是将计数溢出位与预置数加载输入信号相接即可。

  3. 所属分类：硬件开发

    • 发布日期：2012-06-02
    • 文件大小：55296
    • 提供者：mfs1184396251

  1. EDA 任意整数分频分频器

  2. 非常经典的一款分频程序，绝对实用 功能：对输入时钟clock进行F_DIV倍分频后输出clk_out。 其中F_DIV为分频系数，分频系数范围为1~2^n (n=F_DIV_WIDTH) 若要改变分频系数，改变参数F_DIV或F_DIV_WIDTH到相应范围即可。 若分频系数为偶数，则输出时钟占空比为50%； 若分频系数为奇数，则输出时钟占空比取决于输入时钟占空比和分 频系数（当输入为50%时，输出也是50%）。

  3. 所属分类：硬件开发

    • 发布日期：2013-08-14
    • 文件大小：2048
    • 提供者：sysk_msk_by

  1. 基于FPGA的通用可控分频器的设计

  2. 所有资源已经打包上传，很好的学习资料。 基于FPGA的分频器设计 1）系统时钟1MHz； 2）要求能产生2分频～16分频信号，分频系数步进值为1； 3）“分频系数置数”按钮每按一次，分频系数增加1，增加到16后如果再次按下“分频系数置数”按钮，分频系数回归到2；置数结束后，按下“启动”按钮，系统按照指定的分频系数生成分频信号； 4）n分频后，“1”电平持续的时间要求1～n-1可调，步进值1； 5）“占空系数置数”按钮每按一次，“1”电平持续时间增加1，增加到n-1后如果再次按下“分频系数置数”

  3. 所属分类：专业指导

    • 发布日期：2014-01-10
    • 文件大小：2097152
    • 提供者：seaeastlee

  1. EDA分频器分频可调

  2. VHDL语言，用于EDA分频，产生频率可调的时钟信号

  3. 所属分类：其它

    • 发布日期：2014-11-06
    • 文件大小：2048
    • 提供者：u012552105

  1. EDA60进制分频器

  2. 建议quartus 9.1版本使用，频率分频器，60进制，包含进位信号

  3. 所属分类：嵌入式

    • 发布日期：2016-01-05
    • 文件大小：186368
    • 提供者：qq_23687607

  1. EDA/PLD中的应用于倍频电路的预置可逆分频器设计

  2. 摘要：首先分析了应用于倍频电路的预置可逆分频器的工作原理，推导了触发器的驱动函数。 　　并建立了基于simulink 和FPGA 的分频器模型，实验结果表明分频器可以实现预置模和可逆分频功能，满足倍频电路需要。 　　1. 前言 　　锁相环是倍频电路的主要实现方式，直接决定倍频的成败。传统的锁相环各个部件都是由模拟电路实现的，随着数字技术的发展，全数字锁相环逐步发展起来，全数字锁相环的环路部件全部数字化，通常由数字鉴相器、数字环路滤波器、压控振荡器以及分频器组成，全数字锁相环中的分频器要求模

  3. 所属分类：其它

    • 发布日期：2020-10-22
    • 文件大小：620544
    • 提供者：weixin_38705640

  1. EDA/PLD中的CoolRunner-II器件的使用时钟分频器

  2. CoolRunner-II器件在XC2C128(128个宏单元)以上的器件内嵌入了一个时钟分频器模块，该模块具有两个控制输入脚，即GCK2(全局时钟输入脚)和CDRST(外部同步复位脚)；两个延迟控制位用于设置当复位信号撤销后，是否需要延迟后输出分频信号。时钟分频系数η为2、 4、 6、 8、 10、 12、 14和16。　　ISE 10设计工具中的XST综合工具可以自动地推论以下分频模块库。　　（1）CLK_DIVn：不带复位和延迟控制的分频器（η为2、4、6、8、10、12、14和16）。　

  3. 所属分类：其它

    • 发布日期：2020-11-17
    • 文件大小：30720
    • 提供者：weixin_38659812

  1. EDA/PLD中的基于CPLD/FPGA的半整数分频器的设计

  2. 摘要：简要介绍了CPLD/FPGA器件的特点和应用范围，并以分频比为2.5的半整数分频器的设计为例，介绍了在MAX+plus II开发软件下，利用VHDL硬件描述语言以及原理图的输入方式来设计数字逻辑电路的过程和方法。     关键词：VHDL CPLD/FPGA 数字逻辑电路设计 半整数分频器 1 引言 CPLD（Complex programmable Logic Device，复杂可编程逻辑器件）和FPGA（Field programmable Gates Array，现场可编程门

  3. 所属分类：其它

    • 发布日期：2020-12-10
    • 文件大小：97280
    • 提供者：weixin_38576045

  1. EDA/PLD中的基于CPLD/FPGA的多功能分频器的设计与实现

  2. 引言 　　分频器在CPLD/FPGA设计中使用频率比较高，尽管目前大部分设计中采用芯片厂家集成的锁相环资源 ，但是对于要求奇数倍分频（如3、5等）、小数倍（如2.5、3.5等）分频、占空比50%的应用场合却往往不能满足要求。硬件工程师希望有一种灵活的设计方法，根据需要，在实验室就能设计分频器并马上投入使用，更改频率时无需改动原器件或电路板，只需重新编程，在数分钟内即可完成。为此本文基于CPLD/FPGA用原理图和VHDL语言混合设计实现了一多功能通用分频器。 分频原理 偶数倍（2N）

  3. 所属分类：其它

    • 发布日期：2020-12-06
    • 文件大小：76800
    • 提供者：weixin_38518638

  1. EDA/PLD中的基于CPLD的任意整数半整数分频器设计

  2. 0 引言 在数字系统设计中，根据不同的设计需要，经常会遇到偶数分频、奇数分频、半整数分频等，有的还要求等占空比。在基于CPLD（复杂可编程逻辑器件）的数字系统设计中，很容易实现由计数器或其级联构成各种形式的偶数分频及非等占空比的奇数分频，但对等占空比的奇数分频及半整数分频的实现较为困难。 本文利用VHDL（甚高速集成电路硬件描述语言），通过Quartus Ⅱ 4.2开发平台，设计了一种能够实现等占空比的整数和近似等占空比的半整数分频器，这种设计方法原理简单，而且只需很少的CPLD逻辑宏单元。 1

  3. 所属分类：其它

    • 发布日期：2020-12-13
    • 文件大小：57344
    • 提供者：weixin_38552292
« 12 3 4 5 »