点数信息
www.dssz.net
注册会员
|
设为首页
|
加入收藏夹
您好,欢迎光临本网站!
[请登录]
!
[注册会员]
!
首页
移动开发
云计算
大数据
数据库
游戏开发
人工智能
网络技术
区块链
操作系统
模糊查询
热门搜索:
源码
Android
整站
插件
识别
p2p
游戏
算法
更多...
在线客服QQ:632832888
当前位置:
资源下载
搜索资源 - EDA数字秒表的设计
下载资源分类
移动开发
开发技术
课程资源
网络技术
操作系统
安全技术
数据库
行业
服务器应用
存储
信息化
考试认证
云计算
大数据
跨平台
音视频
游戏开发
人工智能
区块链
在结果中搜索
所属系统
Windows
Linux
FreeBSD
Unix
Dos
PalmOS
WinCE
SymbianOS
MacOS
Android
开发平台
Visual C
Visual.Net
Borland C
CBuilder
Dephi
gcc
VBA
LISP
IDL
VHDL
Matlab
MathCAD
Flash
Xcode
Android STU
LabVIEW
开发语言
C/C++
Pascal
ASM
Java
PHP
Basic/ASP
Perl
Python
VBScript
JavaScript
SQL
FoxBase
SHELL
E语言
OC/Swift
文件类型
源码
程序
CHM
PDF
PPT
WORD
Excel
Access
HTML
Text
资源分类
搜索资源列表
EDA技术多功能数字钟系统的设计
本设计为通过EDA仿真软件MAX+PLUSII设计一个多功能数字钟,并下载到硬件中实现。本系统的设计电路由计时电路、动态显示电路、闹钟电路、控制电路、显示电路等部分组成。本系统采用动态显示的原理在数码管上显示12小时计时的时刻,具有清零、保持、校时、报时的功能,并在此基础上增加了闹铃、秒表、12小时制计时、A/P显示等功能。
所属分类:
嵌入式
发布日期:2009-05-15
文件大小:521216
提供者:
liujilong8
基于EDA技术模块化设计的数字秒表
该数字秒表基于EDA技术模块化设计,利用QuatusII软件进行编译,采用自顶向下的方法设计而成。提供全部源代码及工程文件,为学习QuatusII自顶向下方法的朋友提供参考。
所属分类:
专业指导
发布日期:2009-07-30
文件大小:193536
提供者:
tandesir
数字钟的设计(含秒表)
本试验包括一般数字电路的硬件的设计方法,以及VHDL语言的软件设计、仿真;EDA技术常用的原理图等设计方法。
所属分类:
嵌入式
发布日期:2009-11-17
文件大小:474112
提供者:
tzd529585047
数字秒表数字秒表的VHDL语言的程序设计
数字秒表的VHDL语言的程序设计 EDA 2008-06-15 22:14 阅读675 评论2 字号: 大 中 小 数字秒表的VHDL语言的程序设计 本秒表计时器用于体育竞赛及各种要求有较精确时的各领域。此计时器是用一块专用的芯片,用VHDL语言描述的。它除开关、时钟和显示功能以外,它还包括1/100s计时器所有的控制和定时功能,其体积小,携带方便。
所属分类:
嵌入式
发布日期:2009-12-14
文件大小:55296
提供者:
ddnbbmz
基于FPGA的数字秒表设计
本科生毕业论文(设计)开题报告书 题 目: 基于FPGA的数字秒表设计 学生姓名: *********** 学 号: ********** 专业班级: 自动化******班 指导老师: ************ 2010年 3 月 20 日 论文(设计)题目 ISP技术及其应用研究 课题目的、意义及相关研究动态: 课题设计的主要目的:运用所学的数字电子技术的基本知识和数字电子电路的设计方法,将数字电子技术的基础知识与EDA技术有机地联系起来,EDA电子仿真软件的仿真功能强大,具有完备的文件库,
所属分类:
嵌入式
发布日期:2010-06-16
文件大小:747520
提供者:
sanpao2010
数字秒表的设计——计时模块
数字秒表的设计——计时模块,EDA课程设计报告完整版
所属分类:
专业指导
发布日期:2011-03-10
文件大小:214016
提供者:
sunyu19880221
EDA数字设计秒表设计
EDA数字设计秒表设计本次设计的目的就是在掌握EDA实验开发系统的初步使用基础上,了解EDA技术,对计算机系统中时钟控制系统进一步了解,掌握状态机工作原理,同时了解计算机时钟脉冲是怎么产生和工作的。
所属分类:
嵌入式
发布日期:2011-06-13
文件大小:16384
提供者:
zty631122367
eda电子秒表
利用VHDL语言设计基于计算机电路中时钟脉冲原理的数字秒表。该数字秒表能对0秒~59分59.99秒范围进行计时,显示最长时间是59分59秒。计时精度达到10ms。复位开关可以在任何情况下使用,使用以后计时器清零,
所属分类:
嵌入式
发布日期:2012-01-04
文件大小:201728
提供者:
tmplayers
数字秒表--EDA课程设计完整版(设计报告+仿真文件+硬件实现)
EDA课程设计完整版---数字秒表(设计报告+仿真文件+硬件实现+仿真截图) 这是本人的课程设计,内容详尽,并包括下载到实验箱生成的文件还有相应截图。
所属分类:
专业指导
发布日期:2012-02-13
文件大小:1048576
提供者:
zhj8861991
数字秒表 EDA
EDA技术应用广泛,如何利用EDA设计数字秒表等问题是初学者必然遇到的问题
所属分类:
专业指导
发布日期:2012-04-24
文件大小:418816
提供者:
wh1249513643
EDA技术实验报告(多个实验)
EDA技术课程期末实验汇总。内有全加器的设计、含异步清0和同步时钟使能的十进制计数器、秒表的设计,以及序列检测器、数字频率计的设计。并有详细的VHDL语言代码,结构原理图,波形仿真图。
所属分类:
嵌入式
发布日期:2012-10-24
文件大小:651264
提供者:
ning_dashuai
EDA数字跑表设计
基于eda的一个数字秒表的设计,包括部分仿真结果,和全部的vhdl源程序
所属分类:
嵌入式
发布日期:2012-11-08
文件大小:812032
提供者:
hz5241
EDA数字秒表
1.利用VHDL语言设计基于计算机电路中时钟脉冲原理的数字秒表。该秒表计时范围为0秒~59分59.99秒,显示的最长时间为59分59秒,计时精度为10毫秒,并且具有复位功能。复位开关一旦打开所有位都为0。 2.秒表有共有6个输出显示,分别为百分之一秒、十分之一秒、秒、十秒、分、十分,所以共有6个计数器与之相对应,6个计数器的输出全都为BCD码输出,这样便与同显示译码器的连接。
所属分类:
专业指导
发布日期:2014-06-27
文件大小:212992
提供者:
u010383172
济南大学EDA大作业
济南大学EDA课程期末大作业,数字秒表的设计,仿真,各模块设计方法。严格按照老师要求的格式进行设计和排版。
所属分类:
软件测试
发布日期:2014-12-18
文件大小:183296
提供者:
liupei3220
数字秒表--EDA课程设计完整版(设计报告+仿真文件+硬件实现
利用VHDL语言设计基于计算机电路中时钟脉冲原理的数字秒表。该数字秒表能对 0秒~59分59.99秒范围进行计时,显示最长时间是59分59秒,超过该时间能够进行报警。计时精度达到10ms。设计了复位开关和启停开关。复位开关可以在任何情况下使用,使用以后计时器清零,并做好下一次计时的准备。
所属分类:
专业指导
发布日期:2018-07-02
文件大小:8192
提供者:
qq_42334628
EDA数字秒表的设计
关于EDA数字秒表的课程设计,包括仿真截图和波形校准
所属分类:
专业指导
发布日期:2013-12-17
文件大小:506880
提供者:
u013188637
一种基于FPGA的数字秒表设计方法
文中介绍了一种基于FPGA的数字秒表设计方法。采用VHDL硬件描述语言, 运用ModelSim等EDA仿真工具。该设计具有外围电路少、集成度高、可靠性强等优点。最后经实验验证, 该数字秒表计时准确, 输入信号能准确控制秒表运行。系统所采用的自上而下的模块化设计方法, 对于其他复杂的系统设计也有很强的借鉴意义。
所属分类:
其它
发布日期:2020-08-05
文件大小:83968
提供者:
weixin_38590520
EDA/PLD中的基于FPGA的数字秒表的设计
应用VHDL语言设计数字系统,很多设计工作可以在计算机上完成,从而缩短了系统的开发时间,提高了工作效率。本文介绍一种以FPGA为核心,以VHDL为开发工具的数字秒表,并给出源程序和仿真结果。 1 系统设计方案 1.1 系统总体框图 数字秒表主要有分频器、计数模块、功能控制模块、势能控制模块和显示输出模块组成。系统框图如图1所示。 本次的设计仿真选用以EPlC6Q240芯片为核心的FPGA开发板,该开发板提供了较完善的外围周边电路和信号接口,并提供了一块4位7段数码
所属分类:
其它
发布日期:2020-11-09
文件大小:342016
提供者:
weixin_38741195
eda数字秒表的设计
eda数字秒表的设计
所属分类:
硬件开发
发布日期:2020-12-24
文件大小:23552
提供者:
weixin_47804713
基于FPGA的数字秒表设计与仿真
数字集成电路作为当今信息时代的基石,不仅在信息处理、工业控制等生产领域得到普及应用,并且在人们的日常生活中也是随处可见,极大的改变了人们的生活方式。面对如此巨大的市场,要求数字集成电路的设计周期尽可能短、实验成本尽可能低,能在实验室直接验证设计的准确性和可行性,因而出现了现场可编程逻辑门阵列FPGA.对于芯片设计而言,FPGA的易用性不仅使得设计更加简单、快捷,并且节省了反复流片验证的巨额成本。对于某些小批量应用的场合,甚至可以直接利用FPGA实现,无需再去订制专门的数字芯片。 文中着重介
所属分类:
其它
发布日期:2021-01-19
文件大小:162816
提供者:
weixin_38720050
«
1
2
»