您好,欢迎光临本网站![请登录][注册会员]  

搜索资源列表

  1. EDA汇编语言转换器测试版V1.003

  2. 主要功能:完成汇编语言,机器语言和Hex文件之间的相互转换。可以打开已知的文本文件或者*.hex文件进行相应转换,也可以把转换结果保存成一定格式的文件。 辅助功能:显示错误信息,显示行号和错误位置;根据个人喜好设置包括按钮,文本框, 菜单等的颜色;在由汇编语言到机器语言转换时可以选择二进制或者十六进制的显示结果方式。
  3. 所属分类:硬件开发

    • 发布日期:2009-09-06
    • 文件大小:1048576
    • 提供者:yxy10072510329
  1. 软件设计规范

  2. 范围:CPU上可以识别的代码和数据。全部的代码总和。 要求:从定义开始的设计。完整性,彻底地定义从无开始的整个设计。这是因为软件之软,也是因为硬件平台的多样性和特殊性。 完整把握,从头设计是第一原则。因为软件世界自己并不能统一,还有继续分化的趋势。没有根本一致的基础可能是软件的本性。退回到一无所有是处理软件问题的根本。 在这样的视野下,操作系统只是一个部分,一个模块,不同的操作系统任你选择;语言的选择是运行环境的选择(每种语言有每种语言的运行时布局);所谓框架只是“类库+运行环境”的一种构造。
  3. 所属分类:Java

    • 发布日期:2015-03-11
    • 文件大小:58368
    • 提供者:l240473169
  1. COP2000.zip

  2. COP2000 计算机组成原理实验系统主要是为配合讲授与学习《计算机组成原理》课程而研制的。与其它产品相比,具有以下特点: 1.1硬件先进特点:  实时监视器 各单元部件都以计算机结构模型布局,清晰明了,各寄存器、部件均有 8 位数据指示灯显示其二进制值,两个 8 段码 LED 显示其十六进制值,清楚明了,两个数据流方向指示灯, 以直观反映当前数据值及该数据从何处输出,而又是被何单元接收的。这是该产品独创的“实时监视器”,使得系统在实验时即使不借助 PC 机,也可实时监控数据流状态及正确与否
  3. 所属分类:硬件开发

    • 发布日期:2019-09-16
    • 文件大小:7340032
    • 提供者:m0_45294651
  1. 074-王楠-计组实验三(阵列乘法器器设计实验).doc

  2. 计算机组成及汇编原理实验报告-----阵列乘法器器设计实验 (1)掌握乘法器的原理及其设计方法。 (2)熟悉CPLD应用设计及EDA软件的使用。
  3. 所属分类:互联网

    • 发布日期:2020-06-03
    • 文件大小:2097152
    • 提供者:m0_46354572
  1. EDA/PLD中的在c/c++代码中嵌入汇编指令

  2. 在ARM C语言程序中使用关键词 ̄asm来标识一段汇编指令程序,其格式如下。   其中,asm后面的括号中必须是一个单独的字符串,该字符串中不能包含注释语句。   在C/C++程序中使用内嵌的汇编指令应注意以下事项。   在汇编指令中,逗号(,)用作分隔符。因此如果指令中的C/C++表达式中包含有逗号(,),则该表达式应该被包含在括号中。例如:   其中,(f(),Z)为C/C++表达式   如果在指令中使用物理寄存器,则应该保证该寄存器不会被编译器在计算表达式值时破坏。例如,在下面的
  3. 所属分类:其它

    • 发布日期:2020-11-13
    • 文件大小:45056
    • 提供者:weixin_38727579
  1. EDA/PLD中的C/C++编译器工具的主要特点

  2. 下面说明源代码编译器工具的主要特点。   ●源代码交叠工具(Source Interlist Feature)。编译器工具中包含一个源代码交叠工具,它把C/C++语句和编译后的汇编语句对应交叠在一起。用户可以使用这个工具观察与C/C++语句相关的汇编代码。   ●创建库工具(Library build Utlity)。建库工具(mk20O0 - v28)使用户能够利用运行时支持库的源文件,从中抽取需要的部分,产生自己的库文件。   ●独立(Stand alone)软件仿真器。独立软件仿真器
  3. 所属分类:其它

    • 发布日期:2020-11-12
    • 文件大小:33792
    • 提供者:weixin_38544625
  1. EDA/PLD中的C/C++语言的编译器接□

  2. TMS320X28xx编译器的接口有以下特点。   1.编译器shell程序   编译器包含一个shell程序(cl2000—v28),可以用来单步完成程序的编译、汇编和链接。shell程序通过下列工具实现一个或多个代码模块的操作,如图1所示。   ● C编译器(C Compiler):产生汇编语言源代码,其细节参见TMS320C54x最优化C编译器用户指南。   ● 汇编器(Assembler):把汇编语言源文件翻译成机器语言目标文件,机器语言格式为公用目标格式(COFF),其细节参见
  3. 所属分类:其它

    • 发布日期:2020-11-12
    • 文件大小:78848
    • 提供者:weixin_38736018
  1. EDA/PLD中的C语言中的volatile关键字

  2. volatile关键字是一种类型修饰符,用它声明的类型变量表示可以被某些编译器未知的因素更改。   用volatile关键字声明的变量i每一次被访问时,执行部件都会从i相应的内存单元中取出i的值。   没有用volatile关键字声明的变量i在被访问的时候可能直接从cpu的寄存器中取值(因为之前i被访问过,也就是说之前就从内存中取出i的值保存到某个寄存器中),之所以直接从寄存器中取值,而不去内存中取值,是因为编译器优化代码的结果(访问cpu寄存器比访问ram快的多)。   以上两种情况的区
  3. 所属分类:其它

    • 发布日期:2020-11-09
    • 文件大小:57344
    • 提供者:weixin_38723683
  1. EDA/PLD中的如何利用C和汇编语言混合编程实现DSP软件设计

  2. 众所周知,汇编语言具有更高的性能优势,而用C语言编码则能更容易和快速地实现。DSP处理器功能的不断增强以及编译器优化技术的提高,使得传统的用汇编语言编写DSP应用程序的做法逐渐被淘汰。现在的DSP应用程序几乎都是由C代码和汇编代码混合组成的。在那些对性能起决定性作用的关键功能中,DSP工程师将继续使用高度优化的汇编代码,同时转用C语言编写那些不太关键的功能,这将有利于代码维护和移植。而C和汇编代码的这种结合要求DSP工程师具备专门的工具和方法。   正确混合C代码和汇编代码   问题是在哪里
  3. 所属分类:其它

    • 发布日期:2020-11-07
    • 文件大小:311296
    • 提供者:weixin_38746818
  1. EDA/PLD中的满足FPGA电源设计需求的DC/DC转换器

  2. 需要大量数字处理的电子系统常常利用FPGA或CPLD等现场可编程器件实现,而不是利用定制专用集成电路(ASIC)。虽然定制ASIC可能比现场可编程器件具有成本优势,但现场可编程器件具有即时制造周转、低启动成本以及设计速度和方便性等优点。这些优点已使FPGA和CPLD成为实现以太网交换机和路由器、存储局域网设备和多媒体内容传输系统等复杂数字系统的首选器件。 利用FPGA或CPLD进行电路设计的流程由以下几个普通步骤组成:设计入口、设计确认、设计汇编和器件编程。设计入口阶段由捕获设计组成,不是通
  3. 所属分类:其它

    • 发布日期:2020-12-13
    • 文件大小:98304
    • 提供者:weixin_38553466