注册会员 | 设为首页 | 加入收藏夹
您好，欢迎光临本网站！[请登录] ！[注册会员]！  

搜索资源列表

  1. EDA书配套教学软件.part04.rar

  2. 共9个压缩包，总计166M 内容包括： 第一章_概述.ppt 第二章_EDA流程与工具 .ppt 第三章_FPGA结构与配置.ppt 第四章_原理图输入方法.ppt 第六章_VHDL设计进阶.ppt 第七章_状态机设计.ppt 第八章_VHDL结构.ppt 第九章_VHDL语句.ppt 第十章_EDA设计优化 .ppt 第十一章_EDA工具接口.ppt 第十二章_电子系统设计C.ppt EDA_SOC设备与用法提示.ppt 绝对值得下载

  3. 所属分类：C

    • 发布日期：2009-07-17
    • 文件大小：19922944
    • 提供者：juhui_sd

  1. EDA 技术实用教程

  2. 目 录 第1 章 概述.......................................................................................................................... 1 1.1 EDA 技术及其发展................................................................................................ 1

  3. 所属分类：硬件开发

    • 发布日期：2009-08-24
    • 文件大小：6291456
    • 提供者：sfhgky

  1. 中兴 EDA工具手册 仿真分册

  2. 前 言............................................................................................................................................................................ ３ 第一章 高速设计与PCB 仿真流程......................................................

  3. 所属分类：嵌入式

  1. 中兴通讯EDA工具手册

  2. 第一章 系统简介.................................................................................................................................. 3 1 系统组成......................................................................................................

  3. 所属分类：嵌入式

    • 发布日期：2010-03-07
    • 文件大小：20971520
    • 提供者：huwenfei20062563

  1. EDA技术实用教程前五章

  2. 第一章_概述.ppt第二章_EDA流程与工具 .ppt第三章_FPGA结构与配置.ppt第四章_VHDL设计初步.ppt第5章VHDL设计进阶

  3. 所属分类：硬件开发

    • 发布日期：2010-03-14
    • 文件大小：12582912
    • 提供者：feiyingdaiming

  1. ISE与第三方软件Synplify Pro ModelSim

  2. 在FPGA设计中，许多设计人员都习惯于使用综合工具Synplify Pro。虽然ISE软件可以不依赖于任何第三方EDA软件完成整个设计，但Synplify Pro软件有综合性能高以及综合速度快等特点，无论在物理面积上还是工作频率都能达到较理想的效果。因此如何在ISE中调用Synplify Pro综合工具，并进行无缝的设计连接仍然是设计人员需要解决的一个设计流程问题。

  3. 所属分类：硬件开发

    • 发布日期：2010-04-21
    • 文件大小：535552
    • 提供者：mhf_0811

  1. EDA—EDA技术实用教程(pdf影印)

  2. 学习VHDL和FPGA的经典资料 第 1 章 概述 1.1 EDA 技术及其发展 1.2 EDA 技术实现目标 1.3 硬件描述语言VHDL 1.4 VHDL 综合 1.5 基于VHDL 的自顶向下设计方法 1.3 EDA 技术的优势 1.3 EDA 的发展趋势 【习题】 第 2 章 EDA 设计流程及其工具 2.1 设计流程 2.1.1 设计输入(原理图／HDL 文本编辑) 2.1.2 综合 2.1.3 适配 2.1.4 时序仿真与功能仿真 2.1.5 编程下载 2.1.6 硬件测试 2.2

  3. 所属分类：硬件开发

    • 发布日期：2010-06-07
    • 文件大小：8388608
    • 提供者：zt839486421

  1. EDA工具基本操作与应用

  2. 1、通过一个简单的D触发器的设计，让学生掌握QUARTUSII设计工具进行电子设计的基本流程。 2、初步了解可编程器件设计的全过程

  3. 所属分类：专业指导

    • 发布日期：2010-06-17
    • 文件大小：300032
    • 提供者：ninihanhan

  1. EDA—EDA技术实用教程

  2. 综合 1.5 基于VHDL 的自顶向下设计方法 1.3 EDA 技术的优势 1.3 EDA 的发展趋势 【习题】 第 2 章 EDA 设计流程及其工具 2.1 设计流程 2.1.1 设计输入(原理图／HDL 文本编辑) 2.1.2 综合 2.1.3 适配 2.1.4 时序仿真与功能仿真 2.1.5 编程下载 2.1.6 硬件测试 2.2 ASIC 及其设计流程 2.2.1 ASIC 设计方法 2.2.2 一般ASIC 设计的流程 2.3 常用EDA 工具 2.3.1 设计输入编辑器 2.3.2

  3. 所属分类：硬件开发

    • 发布日期：2010-11-19
    • 文件大小：8388608
    • 提供者：sundyqt

  1. 数字逻辑与可编程逻辑的基础知识

  2. 数字逻辑与可编程逻辑的基础知识 1.1 EDA技术的涵义 1.2 EDA技术的发展历程 1.3 EDA技术的主要内容 1.4 EDA软件系统的构成 1.5 EDA工具的发展趋势 1.6 EDA的工程设计流程 1.7 数字系统的设计 1.8 EDA技术的应用展望

  3. 所属分类：专业指导

    • 发布日期：2010-12-20
    • 文件大小：3145728
    • 提供者：shifengjiayou

  1. 第二章_EDA流程与工具 .ppt

  2. 本章首先介绍FPGA/CPLD开发和ASIC设计的流程，然后分别介绍与这些设计流程中各环节密切相关的EDA工具软件，最后就QuartusII的基本情况和EDA重用模块IP作一简述。

  3. 所属分类：嵌入式

    • 发布日期：2011-03-12
    • 文件大小：628736
    • 提供者：v_the

  1. EDA书配套教学软件(潘松）\第二章_EDA流程与工具

  2. EDA书配套教学软件(潘松）\第二章_EDA流程与工具

  3. 所属分类：嵌入式

    • 发布日期：2011-04-04
    • 文件大小：656384
    • 提供者：dabang662

  1. EDA设计流程及其工具

  2. EDA设计流程及其工具. 本章首先介绍FPGA/CPLD开发和ASIC设计的流程，然后分别介绍与这些设计流程中各环节密切相关的EDA工具软件，最后就MAX+plusII的基本情况和EDA重用模块IP作一简述。

  3. 所属分类：专业指导

    • 发布日期：2011-12-18
    • 文件大小：396288
    • 提供者：q385830582

  1. 解析FPGA设计流程及其布线资源

  2. 电路设计与输入是指通过某些规范的描述方式，将工程师电路构思输入给EDA工具。常用的设计方法有硬件描述语言（HDL）和原理图设计输入方法等。原理图设计输入法在早期应用得比较广泛，它根据设计要求，选用器件、绘制原理图、完成输入过程。

  3. 所属分类：其它

    • 发布日期：2020-08-28
    • 文件大小：84992
    • 提供者：weixin_38516706

  1. EDA/PLD中的整合低功耗设计、验证和提高生产力的EDA工具等

  2. 整合低功耗设计、验证和提高生产力的EDA工具将领先的设计、验证和实现技术与CPF相集成 　　Cadence Low-Power Solution是用于低功耗芯片的逻辑设计、验证和实现的完全集成的、标准化的流程，将领先的设计、验证和实现技术与Si2Common Power Format(CPF)相集成，为IC工程师提供端到端的低功耗设计方案。CPF是在设计过程初期详细定义节约功耗技术的标准化格式。通过在整个设计过程中保存低功耗设计意图，该解决方案避免了费力的人工操作，大大降低了与功耗相关的芯片故

  3. 所属分类：其它

    • 发布日期：2020-11-06
    • 文件大小：70656
    • 提供者：weixin_38521831

  1. EDA/PLD中的基于FPGA设计DSP的实践与改进

  2. 摘要：基于通用处理器加上 FPGA的架构方案可以简化 DSP系统的设计，但对现行的设计流程进行分析，发现由于软硬件设计人员工作之间存在设计迭代，使得开发过程中存在较大时间冗余。为此，引入 EDA设计工具对流程进行改进，通过对正弦信号模型和 AM调制模型进行实践，结果表明：新设计流程对DSP系统开发效率的提高效果明显。 　　当设计的系统需要对数字信号进行处理时，常采用通用 DSP（Digital Signal Process）处理器，这样的设计方案通用性好，且还有各种较为成熟的 DSP算法可以参

  3. 所属分类：其它

    • 发布日期：2020-11-11
    • 文件大小：239616
    • 提供者：weixin_38517728

  1. EDA/PLD中的如何有效地管理FPGA设计中的时序问题

  2. 一、摘要 　　从简单SRAM接口到高速同步接口，TimingDesigner软件允许设计者在设计流程的初期就判断出潜在的时序问题，尽最大可能在第一时间解决时序问题。在设计过程的早期检测到时序问题，不仅节省时间，而且可以更容易的实施设计方案。美国EMA公司的设计自动化工具--TimingDesigner，允许创建交互式时序图来获取接口规范，分析组件接口时序的特点，在项目工程师团队中沟通设计要求。 　　二、导言 　　FPGA的设计与高速接口技术可以帮助你满足今天的市场要求，但也提出了一些有趣的

  3. 所属分类：其它

    • 发布日期：2020-11-08
    • 文件大小：273408
    • 提供者：weixin_38617451

  1. EDA/PLD中的CoolRunner-II器件的手动完成方式

  2. 在手动设置时需注意参考电源(VREF)引脚的设置规则，这一步在自动设置中是由设计工具完成的。在了解了设置规则后，设计流程与自动设置基本相同。　　设置规则如下。　　　　(1)只有在XC2Cl28以上的器件中才提供SSTL2-1、SSTL3-1和HSTL-1接口标准，这些标准需要提供参考电源。而且在这些器件中将所有的输入/输出引脚按块(Bank)来划分，每一个块中不允许多个标准共存。　　　　(2)在布局rREF时，每个VREF仅能支持6个焊盘(Pad)的距离长度。焊盘与引脚(Pin)是有区别的，焊盘

  3. 所属分类：其它

    • 发布日期：2020-11-17
    • 文件大小：39936
    • 提供者：weixin_38524139

  1. ASIC 设计流程 (ADF)

  2. + ADF 产品 + 电脑辅助测试 (CAT) 系统 ADF 提供了完整且容易使用的 SoC 深亚微米设计环境，以及与客户合作中使用的 CMOS18 与 CMOS12 工具组，而且还拥有技术与客户工程团队 (TCEG) 的支持。它能够使用领先业界的外部与特有 EDA 工具组合来进行 SoC 开发，完美集成器件库、存储器、IP 与工具组以有效率地实现复杂的设计。在支持多重仿真的确认 (sign-off) 环境之外，标准延迟格式 (SDF, Standard Delay Format)

  3. 所属分类：其它

    • 发布日期：2020-12-09
    • 文件大小：58368
    • 提供者：weixin_38597889

  1. VLSI-SoC-Physical-design-using-open-source-EDA-Tools-源码

  2. 使用开源EDA工具的VLSI SoC /物理设计 涵盖的主题 第一天 IC设计组件术语 基于RISC-V的SOC设计 开源EDA工具 第2天 平面布置图 放置 单元设计流程 时序特性参数 第三天 CMOS反相器Spice仿真 欧拉路径与简笔图 布局后仿真 CMOS制造Craft.io 第四天 使用延迟表进行时序建模 理想时钟的时序分析 时钟树综合和信号完整性 使用真实时钟进行时序分析 第5天 RTL到GDSII的流程 合成 平面布置图 电源规划 放置 时钟树综合 静态时序分析 路由 布局 实验室

  3. 所属分类：其它

    • 发布日期：2021-03-07
    • 文件大小：2048
    • 提供者：weixin_42117485
« 12 3 4 »