注册会员 | 设为首页 | 加入收藏夹
您好，欢迎光临本网站！[请登录] ！[注册会员]！  

搜索资源列表

  1. 基于ALTERA数字钟的实现

  2. 本设计的数字钟,要求显示格式为小时—分钟—秒钟，分别在8个七段LED数码管上以动态分时扫描的方式显示。系统有两个时钟基准，CLK1为1HZ，用来作为计时基准时钟。CLK2为10KHZ，用来作为扫描基准时钟。

  3. 所属分类：硬件开发

    • 发布日期：2009-11-28
    • 文件大小：148480
    • 提供者：zgrwei

  1. EDA课程设计报告--八位频率计

  2. 在电子技术中，频率是最基本的参数之一，并且与许多电参量的测量方案、测量结果都有十分密切的关系，因此，频率的测量就显得更为重要。测量频率的方法有多种,其中电子计数器测量频率具有精度高、使用方便、测量迅速，以及便于实现测量过程自动化等优点，是频率测量的重要手段之一。数字式频率计的测量原理有两类：一是直接测频法，即在一定闸门时间内测量被测信号的脉冲个数；二是间接测频法即测周期法，如周期测频法。直接测频法适用于高频信号的频率测量，通常采用计数器、数据锁存器及控制电路实现，并通过改变计数器阀门的时间长短

  3. 所属分类：硬件开发

    • 发布日期：2009-12-09
    • 文件大小：278528
    • 提供者：yueh5

  1. 多功能数字时钟 数字电子技术课程设计

  2. 多功能数字时钟 数字电子技术课程设计 里面包括3个文档和maxplus2仿真文件，非常详细

  3. 所属分类：嵌入式

    • 发布日期：2009-12-17
    • 文件大小：425984
    • 提供者：yomiyomi123

  1. EDA技术与VHDL 电子时钟课程设计报告

  2. 数字钟是一种用数字电路技术实现时、分、秒计时的装置，与机械式时钟相比具有更高的准确性和直观性，且无机械装置，具有更更长的使用寿命，因此得到了广泛的使用。数字钟从原理上讲是一种典型的数字电路，其中包括了组合逻辑电路和时序电路。电路通过使用数字元件，采用三个计数器来构成完成二十四小时的数字钟设计，并且将译码器和二选一数字选择器配合使用来完成动时间写出。此外，使能端和复位端控制信号用来控制电路，使得该电路可以完成保持、清零、预置时间、等一系列的功能。

  3. 所属分类：专业指导

    • 发布日期：2010-01-04
    • 文件大小：660480
    • 提供者：nemolei

  1. EDA课程设计 数字时钟的设计（VHDL）

  2. 数字时钟的设计（EDA课程设计） 内含：实验目的 掌握VHDL语言的基本运用 掌握MAX+plusII的简单操作并会使用EDA实验箱 功能设计、系统设计、功能分析、创新点、VHDL代码

  3. 所属分类：专业指导

    • 发布日期：2010-01-10
    • 文件大小：129024
    • 提供者：shaxiaozisha

  1. 数字电路技术EDA课程设计

  2. 数字钟是一个将“ 时”，“分”，“秒”显示于人的视觉器官的计时装置。它的计时周期为24小时，显示满刻度为23时59分59秒，另外应有校时功能和一些显示星期、报时、停电查看时间等附加功能。因此，一个基本的数字钟电路主要由译码显示器、“时”，“分”，“秒”，“星期”计数器、校时电路、报时电路和振荡器组成。干电路系统由秒信号发生器、“时、分、秒、星期”计数器、译码器及显示器、校时电路、整点报时电路组成。秒信号产生器是整个系统的时基信号，它直接决定计时系统的精度，一般用石英晶体振荡器加分频器来实现。将

  3. 所属分类：专业指导

    • 发布日期：2010-04-28
    • 文件大小：519168
    • 提供者：xl77777777

  1. EDA课程设计---数字时钟

  2. EDA课程设计---数字时钟EDA课程设计---数字时钟

  3. 所属分类：专业指导

    • 发布日期：2010-12-11
    • 文件大小：611328
    • 提供者：gzyshengongshe

  1. 基于FPGA的数字时钟设计

  2. 摘要：本实验中我们运用EDA课程中所学的知识，设计了一个拥有时间校正和闹钟功能的24小时制多功能数字时钟。通过本实验，我们初步了解EDA的设计过程；初步掌握用VHDL语言的设计方法和设计思想；初步熟悉Max+Plus II软件平台的编程和仿真,并通过AEDK-EDA实验板下载模拟实现初步了解了硬件实现的方法。

  3. 所属分类：嵌入式

    • 发布日期：2010-12-20
    • 文件大小：130048
    • 提供者：loveenhua

  1. EDA课程设计 数字时钟

  2. EDA课程设计 课题1：数字钟设计 设计要求： 1. 具有时、分、秒，计数及数码管显示功能，以 24 小时循环计时。 2. 具有清零，调节小时、分钟功能

  3. 所属分类：网络管理

    • 发布日期：2011-03-15
    • 文件大小：732160
    • 提供者：xiaoyaohan21

  1. 闹钟系统设计EDA技术课程设计

  2. 设计并制作一个带闹钟功能的24小时计时器。它包括以下几个组成部分： 1、显示屏，由4 个七段数码管组成，用于显示当前时间(时：分)或设置的闹钟时间； 2、数字键，实现‘0’—‘9’的输入，用于输入新的时间或新的闹钟时间； 3、TIME(时间)键，用于确定新的时间设置； 4、ALARM(闹钟)键，用于确定新的闹钟时间设置，或显示已设置的闹钟时间； 5、扬声器，在当前时钟时间与闹钟时间相同时，发出蜂鸣声

  3. 所属分类：电信

    • 发布日期：2011-03-16
    • 文件大小：223232
    • 提供者：sqkkzsh

  1. eda课程设计自动电子钟

  2. ●用24小时制进行时间显示 ●能够显示小时，分钟 ●上电后从“00：00：00”开始显示

  3. 所属分类：专业指导

    • 发布日期：2011-03-22
    • 文件大小：137216
    • 提供者：lychse

  1. EDA数字时钟设计课程设计

  2. 系统由AT89C51、LED 数码管、按键、电容、电阻等部分构成，能实现时间的调整、输出、调时间等功能。系统中按钮BUTTON能对时间进行调整功能的按钮，采用单键控制调时功能，运用软件去抖判断按键的时间从而选择完成相对应的功能

  3. 所属分类：软件测试

    • 发布日期：2011-05-11
    • 文件大小：284672
    • 提供者：hzcxiaoke

  1. 数字时钟接口设计

  2. EDA的课程设计实例 使用vhdl语言编程 有程序 有效果图 有完整的总结归纳 绝对执行的程序

  3. 所属分类：专业指导

    • 发布日期：2011-10-22
    • 文件大小：177152
    • 提供者：tomatopenguin

  1. EDA技术实验报告（多个实验）

  2. EDA技术课程期末实验汇总。内有全加器的设计、含异步清0和同步时钟使能的十进制计数器、秒表的设计，以及序列检测器、数字频率计的设计。并有详细的VHDL语言代码，结构原理图，波形仿真图。

  3. 所属分类：嵌入式

    • 发布日期：2012-10-24
    • 文件大小：651264
    • 提供者：ning_dashuai

  1. EDA数字钟设计

  2. 数字钟课程设计，系统设计采用自顶向下设计方法,由时钟分频部分、计时部分、按键部分调时部分和显示部分五个部分组成。

  3. 所属分类：其它

    • 发布日期：2013-01-02
    • 文件大小：149504
    • 提供者：yuguangnishi

  1. EDA课程设计报告(数字电子时钟)

  2. EDA技术在硬件实现方面融合了大规模集成电路制造技术，IC版图设计技术、ASIC测 试与封装技术、FPGA /CPLD编程下载技术、自动检测技术等；EDA技术为现代电子理论和设计的表达与实现提供了可能性。在现代技术的所有领域中，纵观许多得以飞速发展的科学技术，多为计算机辅助设计，而非自动化设计。显然，最早进入设计自动化的技术领域之一是电子技术，这就是为什么电子技术始终处于所有科学技术发展最前列的原因之一。不难理解，EDA技术已不是某一学科的分支，或某种新的技能技术，应该是一门综合性学科。它融合

  3. 所属分类：讲义

    • 发布日期：2017-12-29
    • 文件大小：321536
    • 提供者：love__remember

  1. 基于VHDL数字电子钟的设计与实现

  2. 第一章 引言----------------------------------------------------------------1 1.1 课题的背景、目的------------------------------------------1 1.2 课程设计的内容------------------------------------------1 第二章 EDA与VHDL简介--------------------------------------------------2

  3. 所属分类：专业指导

    • 发布日期：2009-01-07
    • 文件大小：580608
    • 提供者：mimengyulu

  1. 关于数字时钟的eda课程设计

  2. 希望对大家有用，主要是描述eda课程设计报告的一般形式

  3. 所属分类：专业指导

    • 发布日期：2009-01-09
    • 文件大小：125952
    • 提供者：fengsheng0506

  1. EDA课程报告（可变速时钟）

  2. 运用FPGA设计三种速度的时钟，用按键控制速度可变速数字 时钟，首先要实现数码管的显示功能，即数码管的段选和位选，还有译码；接下 来因为是变速时钟，需要三种不同的时钟信号，同时数码管的扫描显示需要一个 时钟信号，还有按键信号的取样也需要一个时钟信号，所以总共需要 5 种不同的 时钟信号，分频五次；又因为是 24 小时制，所以当秒为 59 时，分加 1，同时秒 置为 0；当秒为 59 ，分为 59 时，小时加 1，同时秒，分置为 0；当秒为 59 ， 分为 59，小时为 23 时，秒，分，时都置

  3. 所属分类：嵌入式

    • 发布日期：2018-05-29
    • 文件大小：329728
    • 提供者：yin_bu_feng

  1. 数字秒表--EDA课程设计完整版(设计报告+仿真文件+硬件实现

  2. 利用VHDL语言设计基于计算机电路中时钟脉冲原理的数字秒表。该数字秒表能对 0秒～59分59.99秒范围进行计时，显示最长时间是59分59秒，超过该时间能够进行报警。计时精度达到10ms。设计了复位开关和启停开关。复位开关可以在任何情况下使用，使用以后计时器清零，并做好下一次计时的准备。

  3. 所属分类：专业指导

    • 发布日期：2018-07-02
    • 文件大小：8192
    • 提供者：qq_42334628
« 12 »