注册会员 | 设为首页 | 加入收藏夹
您好，欢迎光临本网站！[请登录] ！[注册会员]！  

搜索资源列表

  1. ESD 类型 设计规范 器件选择

  2. ESD分类，设计规范，器件选择~~~~~~~~~~~~~~~~~~~~~~

  3. 所属分类：专业指导

    • 发布日期：2010-08-09
    • 文件大小：837632
    • 提供者：sven2214

  1. PCB高级设计系列讲义

  2. 理清功能方框图 网表导入PCB Layout工具后进行初步处理的技巧 射频PCB布局与数模混合类PCB布局 无线终端PCB常用HDI工艺介绍 信号完整性（SI）的基础概念 射频PCB与数模混合类PCB的特殊叠层结构 特性阻抗的控制 射频PCB与数模混合类PCB的布线规则和技巧 射频PCB与数模混合类PCB布线完成后的收尾处理 PCB板级的ESD处理方法和技巧 PCB板级的EMC/EMI处理方法和技巧 PCB中的DFM 设计 FPC柔性PCB设计 设计规范的必要性

  3. 所属分类：专业指导

    • 发布日期：2011-03-21
    • 文件大小：1042432
    • 提供者：houxuantao

  1. 非常完整有用的PCB设计规范

  2. 用于PCB的LAYOUT设计，元件布局及ESD方面的完整设计考量

  3. 所属分类：硬件开发

    • 发布日期：2011-06-30
    • 文件大小：488448
    • 提供者：wjg590

  1. 花1万元的PCB设计高级讲座+PCB设计讲义

  2. 花1万元的PCB设计高级讲座+PCB设计讲义，PDF原版，共计215页，包括内容： 1.理清功能方框图 2.网表导入PCB Layout工具后进行初步处理的技巧 3.射频PCB布局与数模混合类PCB布局 4.无线终端PCB常用HDI工艺介绍 5.信号完整性（SI）的基础概念 6.射频PCB与数模混合类PCB的特殊叠层结构 7.特性阻抗的控制 8.射频PCB与数模混合类PCB的布线规则和技巧 9.射频PCB与数模混合类PCB布线完成后的收尾处理 10.PCB板级的ESD处理方法和技巧 11.PC

  3. 所属分类：专业指导

    • 发布日期：2012-06-08
    • 文件大小：994304
    • 提供者：innovationcjs

  1. 静电放电防护设计规范和指南

  2. 静电放电防护设计规范和指南 第一章 概述 2 1.1静电和静电放电 2 1.2 静电放电的特点 3 1.3静电放电的类型 3 第二章 静电放电模型 4 2.1人体带电模型 4 2.2 场增强模型（人体-金属模型） 4 2.3 带电器件模型 5 第三章 静电放电的危害 5 3.1 ESD造成元器件失效 5 3.2 ESD引起信息出错，导致设备故障 5 3.3 高压静电吸附尘埃微粒 6 第四章 ESD防护设计指南 6 4.1 设备的ESD防护设计要求 6 4.2 PCB的ESD防护设计要求 7 4

  3. 所属分类：硬件开发

    • 发布日期：2012-08-14
    • 文件大小：5242880
    • 提供者：fishalex2008

  1. ESD和雷击保护设计规范

  2. ESD和雷击保护设计规范，介绍了各种ESD器件以及连接方式

  3. 所属分类：硬件开发

    • 发布日期：2012-09-27
    • 文件大小：454656
    • 提供者：grwzh0761

  1. ESD防雷击设计规范

  2. 比较详细的介绍不同产品 ESD防护及防雷击等原理及预防措施

  3. 所属分类：3G/移动开发

    • 发布日期：2012-10-28
    • 文件大小：479232
    • 提供者：maclk

  1. 价值1万元的PCB设计高级讲座 PCB设计讲义

  2. 课题内容 ¾ 理清功能方框图 ¾ 网表导入PCB Layout工具后进行初步处理的技巧 ¾ 射频PCB布局与数模混合类PCB布局 ¾ 无线终端PCB常用HDI工艺介绍 ¾ 信号完整性（SI）的基础概念 ¾ 射频PCB与数模混合类PCB的特殊叠层结构 ¾ 特性阻抗的控制 ¾ 射频PCB与数模混合类PCB的布线规则和技巧 ¾ 射频PCB与数模混合类PCB布线完成后的收尾处理 ¾ PCB板级的ESD处理方法和技巧 ¾ PCB板级的EMC/EMI处理方法和技巧 ¾ PCB中的DFM 设计 ¾ FPC柔

  3. 所属分类：硬件开发

    • 发布日期：2012-11-23
    • 文件大小：994304
    • 提供者：yaomei12345

  1. PCB设计资料

  2. PCB设计注意事项，射频与数模混合类高速PCB设计 清功能方框图 ¾ 网表导入PCB Layout工具后进行初步处理的技巧 ¾ 射频PCB布局与数模混合类PCB布局 ¾ 无线终端PCB常用HDI工艺介绍 ¾ 信号完整性（SI）的基础概念 ¾ 射频PCB与数模混合类PCB的特殊叠层结构 ¾ 特性阻抗的控制 ¾ 射频PCB与数模混合类PCB的布线规则和技巧 ¾ 射频PCB与数模混合类PCB布线完成后的收尾处理 ¾ PCB板级的ESD处理方法和技巧 ¾ PCB板级的EMC/EMI处理方法和技巧 ¾

  3. 所属分类：硬件开发

    • 发布日期：2014-10-07
    • 文件大小：994304
    • 提供者：qq_17670227

  1. 射频板PCB工艺设计规范.doc

  2. 目 次 前言……………………………………………………………………………………………… II 1 范围 1 2 规范性引用文件 1 3 术语和定义 1 4 印制板基板 3 5 PCB设计基本工艺要求 5 6 拼板设计 6 7 射频元器件的选用原则 7 8 射频板布局设计 7 9 射频板布线设计 9 10 射频PCB设计的EMC 14 11 射频板ESD工艺 18 12 表面贴装元件的焊盘设计 19 13 射频板阻焊层设计 19 附录A 21 附录B 23 附录C 24 附录D 27 附录E 31

  3. 所属分类：硬件开发

    • 发布日期：2018-08-16
    • 文件大小：1048576
    • 提供者：weixin_41835684

  1. 268条PCB Layout设计规范

  2. PCB布线与布局 在引向机箱外的连接器(容易直接被ESD击中)下方的所有PCB层上，放置宽的机箱地或者多边形填充地，并每隔大约13mm的距离用过孔将它们连接在一起。 PCB布线与布局 在每一层的机箱地和电路地之间，要设置相同的“隔离区”；如果可能，保持间隔距离为0.64mm(0.025英寸)。

  3. 所属分类：硬件开发

    • 发布日期：2018-08-21
    • 文件大小：43008
    • 提供者：qq_27062465

  1. PCB高级设计系列讲座

  2. 课题内容 1、理清功能方框图 2、网表导入PCB Layout 工具后进行初步处理的技巧 3、射频PCB 布局与数模混合类PCB 布局 4、无线终端PCB 常用HDI 工艺介绍 5、信号完整性（SI ）的基础概念 6、射频PCB 与数模混合类PCB 的特殊叠层结构 7、特性阻抗的控制 8、射频PCB 与数模混合类PCB 的布线规则和技巧 9、射频PCB 与数模混合类PCB 布线完成后的收尾处理 10、PCB 板级的ESD 处理方法和技巧 11、PCB 板级的EMC/EMI 处理方法和技巧 12

  3. 所属分类：硬件开发

    • 发布日期：2019-04-29
    • 文件大小：2097152
    • 提供者：ps574134526

  1. 数模混合类高速PCB设计资料.zip

  2. 理清功能方框图 网表导入PCB Layout工具后进行初步处理的技巧 射频PCB布局与数模混合类PCB布局 无线终端PCB常用HDI工艺介绍 信号完整性（ SI）的基础概念 射频PCB与数模混合类PCB的特殊叠层结构 特性阻抗的控制 射频PCB与数模混合类PCB的布线规则和技巧 射频PCB与数模混合类PCB布线完成后的收尾处理 PCB板级的ESD处理方法和技巧 PCB板级的EMC/EMI处理方法和技巧 PCB中的DFM 设计 FPC柔性PCB设计 设计规范的必要性

  3. 所属分类：硬件开发

    • 发布日期：2020-04-16
    • 文件大小：848896
    • 提供者：qq_25434963

  1. Quectel_BC20_硬件设计手册_V1.0_Preliminary_20180906.pdf

  2. Quectel_BC20_硬件设计手册_V1.0_Preliminary_20180906OUGC冒e Bc20硬件设计手册 文档历史 修订记录 版本 日期 作者 变更表述 1.0 2018-09-06 魏小宇 初始版本 上海移远通信技术股份有限公司 2/58 OUGC冒e Bc20硬件设计手册 目录 文档历史 目录… DD国圆 表格索引 图片索引 引言 1.1 安全须知 2综述 567799 ■■■■■■■■■ 2.1.主要性能 22.功能框图 23.开发板 12 3应用接口 ■■■■■■■

  3. 所属分类：C

    • 发布日期：2019-08-09
    • 文件大小：882688
    • 提供者：weixin_41733936

  1. 元器件应用中的十问十答带你实战运算放大器设计

  2. 本文主要讲了一下关于运算放大器设计的一些知识，希望对你的学习有所帮助。 　　Q1：OPA内部是怎样构成的？ 　　“就是一堆晶体管” 　　- 包含输入级，中间放大级和输出级。基于应用的话，不用特别关注内部的结构。 　　- 同相端和反相端输入地方有等效二极管，就是所谓的ESD保护。一般运放内部都会做。输出端也有。但是因为做在芯片内部，所以能力有限，即最大通过瞬间电流有限。 　　提示：芯片级的ESD等级和产品级的ESD等级完全是两码事，遵循的不是一个规范。 　　

  3. 所属分类：其它

    • 发布日期：2020-10-15
    • 文件大小：139264
    • 提供者：weixin_38646659

  1. 消费电子中的USB保护电路的EMC设计

  2. USB是一个外部总线标准，用于规范电脑与外部设备的连接和通讯。USB接口支持设备的即插即用和热插拔功能。USB信号传输电缆通常是双绞屏蔽线，其内部包含3对USB信号线和1对电源线，在传输通道上的输入电压值为4.07-5.25V,传输的最大电流约为900mA.USB接口的传输速率很高，像USB2.0最大的传输速率为480Mbit/s,USB3.0的传输速率更是10倍USB2.0的传输速率。并且USB3.0已经渐渐投入市场，必将是未来发展的趋势！但随着传输速率的增大如何提高USB信号的传输质量，减小

  3. 所属分类：其它

    • 发布日期：2020-10-20
    • 文件大小：111616
    • 提供者：weixin_38718223

  1. 模拟技术中的基于USB3.0电路可靠性的PTC/ESD方案

  2. USB 3.0传输速率高达5Gbit/s,且电源汇流排也有高达900毫安培的最大输出电流，因此电路电气瞬变和过流故障的预防极为重要，设计人员必须慎选适当的热敏电阻（PTC）和静电放电（ESD）方案，才能确保讯号完整性，并降低系统故障风险。 　　通用序列汇流排（USB）规范自1996年发布以来，截至2012年为止已累积超过三十五亿个电脑周边设备的USB连接装置出货量。2010年，当第一批支援USB 3.0规格的装置上市，销售量就达到约一百万个，2012年更一举增长至五百万个左右，足见其市场成长相

  3. 所属分类：其它

    • 发布日期：2020-10-20
    • 文件大小：307200
    • 提供者：weixin_38665449

  1. 安森美针对下一代接口推出5款静电放电（ESD）抑制器

  2. 导读：安森美半导体（ON Semiconductor）推出5款新的静电放电（ESD）抑制器，用于当今最先进的接口。正待批专利的设计技术及工艺技术使这些器件能够提供业界最低的电容及ESD钳位电压，适合用于极高数据率接口及小几何尺寸芯片组。 　　ESD8000瞬态电压抑制器（TVS）系列达到0.35皮法拉（pF）的最大电容规格，16安培（A）电流时的ESD钳位电压低至8 V,符合IEC61000-4-2 Level 4之8千伏（kV）接触放电规范。极低电容可保持数据率高于10 Gbps时的数据线路

  3. 所属分类：其它

    • 发布日期：2020-10-20
    • 文件大小：93184
    • 提供者：weixin_38709816

  1. elmos推出新款集成ESD保护的车载USB充电器

  2. 艾尔默斯公司（elmos）日前宣布推出一款高可靠性、具备多功能保护、宽电压输入范围、高达2kV ESD保护的车载USB充电器解决方案—E522.41。该芯片符合USB2.0规范和AEC-Q100标准，是一款集成了降压型开关电源和USB数据保护功能的汽车级芯片。支持所有符合BC1.2（电池充电规范修订1.2）的下行负载充电，同时也支持目前大多数已知的USB充电器规范。除此之外，芯片还为用户预留了更多个性化的配置端口网络，给客户带来更多个性化的选择。考虑到实际应用过程中的线路损耗，在芯片外部设计了一

  3. 所属分类：其它

    • 发布日期：2020-10-19
    • 文件大小：136192
    • 提供者：weixin_38686924

  1. USB端口的静电放电（ESD）防护

  2. 我们在使用USB设备时通常都采用热插拔，此时存在静电放电的隐患。这篇应用说明阐述了怎样使用瞬态抑制二极管阵列保护USB设备免受ESD影响。 　　虽然至今为止在USB 1.1和USB 2.0的规范中并未要求ESD防护，但USB元件的可热插拔性使它成为静电放电敏感元件，因此对所有USB端口实施ESD防护是极其重要且必需的。 　　随着现代社会的飞速发展，我们对电子设备的依赖与日俱增.现代电脑越来越多的采用低功率逻辑芯片，由于MOS的电介质击穿和双极反向结电流的限制，使这些逻辑芯片对ESD非

  3. 所属分类：其它

    • 发布日期：2020-11-11
    • 文件大小：81920
    • 提供者：weixin_38731027
« 12 3 »