您好,欢迎光临本网站![请登录][注册会员]  

搜索资源列表

  1. 基于DA算法的FIR滤波器设计与实现

  2. 在数字信号处理系统中,FIR数字滤波器多采用专用DSP芯片(如TMS320CXX系列),这种基于DSP的处理系统存在很多优点,比如方案灵活、可操作性强、程序易于移植。但这种结构的滤波器多是根据FIR 滤波器的数据移位相乘累加的算法编写相应软件,利用软、硬件相互结合完成滤波器的设计。由于软件运行时,指令都是串行执行的,这严重制约了系统的运行速率,不能满足高传输速率,大数据吞吐量的数字信号的实时性处理要求。而基于DA算法的FPGA滤波器则是一种采用纯硬件的方式实现FIR 滤波器的方式,这种方法突出
  3. 所属分类:其它

    • 发布日期:2009-05-29
    • 文件大小:129024
    • 提供者:houxinqiang88
  1. FIR滤波器的FPGA实现方法

  2. FIR滤波器的FPGA实现方法FIR滤波器的FPGA实现方法FIR滤波器的FPGA实现方法
  3. 所属分类:专业指导

    • 发布日期:2011-03-16
    • 文件大小:258048
    • 提供者:gubjohnson
  1. 基于DA算法的FIR数字滤波器的FPGA设计.pdf

  2.   凭借规整的内部逻辑块阵列和丰富的连线资源 ,FPGA 特别适合细粒度和高并行度结构特点的数字信号处理 任务。文章提出一种采用分布式算法实现16 阶 FIR低通滤波器的 FPGA 设计方法。通过 MATLAB提取符合设计指标的 参数 ,采用 Verilog HDL 描述数字逻辑设计过程 ,在 Quartus Ⅱ集成开发环境下进行综合 ,并且在 Modelsim 中进行实验仿 真和验证。
  3. 所属分类:硬件开发

    • 发布日期:2011-07-26
    • 文件大小:363520
    • 提供者:fnrover
  1. 17阶FIR滤波器的FPGA设计与实现(包括说明文档)

  2. 文档中详细描述了FIR滤波器的原理以及使用FPGA的实现方法。同时给出了源代码,可以进行验证。
  3. 所属分类:电信

    • 发布日期:2011-11-08
    • 文件大小:737280
    • 提供者:kkong522
  1. 基于FPGA的FIR滤波器设计与实现

  2. 文章研究基于 FPGA、采用分布式算法实现 F IR滤波器的原理和方法 ,用 D SP B uilder设计了 一个 4阶 F IR滤波器 ,并用 Q uartusII进行硬件仿真 ,仿真结果表明设计 F IR滤波器的正确性 。 同时使用 IP Co re开发基于 FPGA 的 F IR数字滤波器 ,利用 现有 的 IP Co re在 FPGA器件上实现滤波器设计
  3. 所属分类:电信

    • 发布日期:2015-09-01
    • 文件大小:1048576
    • 提供者:xiaohouye
  1. FIR数字滤波器的FPGA实现研究

  2. FIR数字滤波器是数字多普勒接收机的重要组成部分,因此,研究FIR数字滤波器的实现技术具有重要意义。随着FPGA技术的不断发展,FPGA逐渐成为信号处理的主流器件。而在FPGA中,数字滤波器不同的实现方法所消耗的FPGA资源是不同的,且对滤波器的性能影响也有较大差异。
  3. 所属分类:其它

    • 发布日期:2020-07-29
    • 文件大小:80896
    • 提供者:weixin_38644688
  1. 高阶FIR滤波器的计算机设计与FPGA实现

  2. 本文基于工程实际出发,在信号处理速率要求不高且滤波器阶数较高的情况下,提出了一种基于LPM参数化宏功能模块的FIR滤波器设计方法,具有一定的工程实用价值。
  3. 所属分类:其它

    • 发布日期:2020-08-07
    • 文件大小:86016
    • 提供者:weixin_38747906
  1. 基于FPGA分布式算法的低通FIR滤波器的设计与实现

  2. 本文利用了丰富的存储器资源进行查找表运算,设计了一种基于分布式算法低通FIR滤波器;利用线性相位FIR滤波器的对称性减小了硬件规模;利用分割查找表的方法减小了存储空间;采用并行分布式算法结构和流水线技术提高了滤波器的速度,在FPGA上实现了该滤波器。
  3. 所属分类:其它

    • 发布日期:2020-08-14
    • 文件大小:218112
    • 提供者:weixin_38637884
  1. DSP中的基于分布式算法的低通FIR滤波器设计和实现

  2. 0 引言   传统数字滤波器硬件的实现主要采用专用集成电路(ASIC)和数字信号处理器(DSP)来实现。FPGA内部的功能块中采用了SRAM的查找表(lo-ok up table,LUT)结构,这种结构特别适用于并行处理结构,相对于传统方法来说,其并行度和扩展性都很好,它逐渐成为构造可编程高性能算法结构的新选择。   分布式算法是一种适合FPGA设计的乘加运算,由于FPGA中硬件乘法器资源有限,直接应运乘法会消耗大量的资源。本文利用了丰富的存储器资源进行查找表运算,设计了一种基于分布式算法低通F
  3. 所属分类:其它

    • 发布日期:2020-10-23
    • 文件大小:234496
    • 提供者:weixin_38579899
  1. 基于FPGA 的32阶FIR滤波器设计

  2. 研究了一种采用FPGA实现32阶FIR数字滤波器硬件电路方案;讨论了窗函数的选择、滤波器的结构以及系数量化问题;阐述了FIR滤波器的FPGA实现,各模块的设计以及如何优化硬件资源,提高运行速度等问题。实验结果表明了该方法的有效性。   随着软件无线电的发展,对于滤波器的处理速度要求越来越高。传统的FIR滤波器一般采用通用DSP处理器,但是DSP处理器采用的是串行运算,而FPGA是现场可编程阵列,可以实现专用集成电路,另外还可以采用纯并行结构及考虑流水线结构,因此在处理速度上可以明显高于DSP处理
  3. 所属分类:其它

    • 发布日期:2020-10-22
    • 文件大小:869376
    • 提供者:weixin_38662327
  1. 采用DSPBuilder的FIR滤波器的方案实现

  2. 在采用VHDL或VerilogHDL等硬件描述语言设计数字滤波器时,由于程序的编写往往不能达到良好优化而使滤波器性能表现一般。而采用调试好的IPCore需要向Altera公司购买。笔者采用了一种基于DSPBuilder的FPGA设计方法,使FIR滤波器设计较为简单易行,并能满足设计要求。
  3. 所属分类:其它

    • 发布日期:2020-10-26
    • 文件大小:198656
    • 提供者:weixin_38698403
  1. FPGA实现FIR抽取滤波器的设计

  2. 采用基于分布式算法思想的方法来设计FIR滤波器,利用FDAt001设计系统参数,计算滤波器系数,同时为了要满足系统要求考虑系数的位数。根据FIR数字滤波器结构,对FIR数字滤波器的FPGA实现方法进行分析。
  3. 所属分类:其它

    • 发布日期:2020-10-24
    • 文件大小:308224
    • 提供者:weixin_38502183
  1. FIR滤波器的FPGA实现方法

  2. 为了给实际应用中选择合适FIR滤波器的FPGA实现结构提供参考,首先从FIR数字滤波器的基本原理出发,分析了FIR滤波器的结构特点,然后分别介绍了基于FPGA的FIR滤波器的串行、并行、转置型、FFT型和分布式结构型的实现方法,对于各种实现的结构做了分析、比较以及优化处理,特别是对基于FFT的FIR滤波器与传统卷积结构进行了精确的数值计算比较,最后得出满足于低阶或高阶的各种FIR滤波器实现结构的适用范围及其优缺点,并针对实际工程应用提出了下一步需解决的问题。
  3. 所属分类:其它

    • 发布日期:2020-10-24
    • 文件大小:373760
    • 提供者:weixin_38590520
  1. 单片机与DSP中的基于FPGA实现FIR滤波器的研究

  2. 摘要:针对在FPGA中实现FIR滤波器的关键--乘法运算的高效实现进行了研究,给了了将乘法化为查表的DA算法,并采用这一算法设计了FIR滤波器。通过FPGA仿零点验证,证明了这一方法是可行和高效的,其实现的滤波器的性能优于用DSP和传统方法实现FIR滤波器。最后介绍整数的CSD表示和还处于研究阶段的根据FPGA实现的要求改进的最优表示。 关键词:FPGA DA FIR滤波器 CSD数字滤波器是语音与图像处理、模式识别、雷达信号处理、频谱分析等应用中的一种基本的处理部件,它能满足波器对幅度和
  3. 所属分类:其它

    • 发布日期:2020-12-10
    • 文件大小:90112
    • 提供者:weixin_38659159
  1. 单片机与DSP中的基于FPGA的分布式算法FIR滤波器的设计实现

  2. 基于FPGA的分布式算法FIR滤波器的设计实现 中南大学信息与控制工程学院 王学梅 吴敏 FIR介绍 在许多信息处理过程中,如对信号的过滤、检测、预测等,都要广泛地用到滤波器,数字滤波器是数字信号处理中使用最广泛的一种方法,实现方法主要有IIR滤波器(无限冲激响应数字滤波器)和FIR滤波器(有限冲激响应数字滤波器)两种,其中,IIR滤波器需要执行无限数量卷积,能得到较好的幅度特性,其相位特性是非线性的;而FIR滤波器由有限个采样值组成,具有严格的线性相位特性。由于在数据通讯、语音信号处理、
  3. 所属分类:其它

    • 发布日期:2020-12-09
    • 文件大小:106496
    • 提供者:weixin_38715567
  1. 单片机与DSP中的快速实现基于FPGA的脉动FIR滤波器

  2. 引言   目前,用FPGA(现场可编程门阵列)实现FIR(有限冲击响应)滤波器的方法大多利用FPGA中LUT(查找表)的特点采用DA(分布式算法)或CSD码等方法,将乘加运算操作转化为位与、加减和移位操作。这些结构需要占用器件较多的LE(逻辑元件)资源,设计周期长,工作频率低,实时性差。本文提出一种基于Stratix系列FPGA器件的新的实时高速脉动FIR滤波器的快速实现方法。利 用FGPA集成的DSP(数字信号处理器)乘加模块定制卷积运算单元,利用VHDL(甚高速集成电路硬件描述语言)元件
  3. 所属分类:其它

    • 发布日期:2020-12-07
    • 文件大小:132096
    • 提供者:weixin_38603704
  1. 单片机与DSP中的IIR数字滤波器的FPGA实现(图)

  2. 摘 要:本文介绍了一种采用级联结构在FPGA上实现任意阶IIR数字滤波器的方法。此设计扩展性好,便于调节滤波器的性能,可以根据不同的要求在不同规模的FPGA上加以实现。  关键词:IIR数字滤波器;级联结构;FPGA   IIR数字滤波器在很多领域中有着广阔的应用。与FIR数字滤波器相比,它可以用较低的阶数获得高选择性,所用存储单元少,经济而效率高,在相同门级规模和相同时钟速度下可以提供更好的带外衰减特性。下面介绍一种在FPGA上实现IIR数字滤波器的方法。 IIR数字滤波
  3. 所属分类:其它

    • 发布日期:2020-12-13
    • 文件大小:80896
    • 提供者:weixin_38747906
  1. 基于FPGA实现FIR滤波器的研究

  2. 摘 要:针对在FPGA中实现FIR滤波器的关键——乘法运算的高效实现进行了研究,给出了将乘法化为查表的DA算法,并采用这一算法设计了FIR滤波器。通过FPGA仿真验证,证明了这一方法是可行和高效的,其实现的滤波器的性能优于用DSP和传统方法实现的FIR滤波器。最后介绍了整数的CSD表示和还处于研究阶段的根据FPGA实现的要求改进的最优表示。  关键词:FPGADAFIR滤波器CSD  数字滤波器是语音与图像处理、模式识别、雷达信号处理、频谱分析等应用中的一种基本的处理部件,它能满足滤波器对幅度和
  3. 所属分类:其它

    • 发布日期:2021-02-03
    • 文件大小:314368
    • 提供者:weixin_38559727
  1. IIR数字滤波器的FPGA实现

  2. 摘要:本文介绍了一种采用级联结构在FPGA上实现任意阶IIR数字滤波器的方法。此设计扩展性好,便于调节滤波器的性能,可以根据不同的要求在不同规模的FPGA上加以实现。  关键词:IIR数字滤波器;级联结构;FPGA  IIR数字滤波器在很多领域中有着广阔的应用。与FIR数字滤波器相比,它可以用较低的阶数获得高选择性,所用存储单元少,经济而效率高,在相同门级规模和相同时钟速度下可以提供更好的带外衰减特性。下面介绍一种在FPGA上实现IIR数字滤波器的方法。IIR数字滤波器的结构  任意阶的IIR滤
  3. 所属分类:其它

    • 发布日期:2021-02-03
    • 文件大小:114688
    • 提供者:weixin_38526780
  1. 全并行FIR滤波器的FPGA实现与优化

  2. FIR数字滤波器的实现方法很多,而现代数字通信对实时性的需求决定其需要很高的数据吞吐率和处理速度。文章探求高速全并行FIR的FPGA实现方法,并以8输入15阶FIR滤波器为示例,在直接型FIR的基础上改进得到全并行FIR结构,采用Verilog硬件描述语言完成设计,仿真结果与MATLAB软件测试结果一致。在此基础上,提出两种改进措施,并进行综合、布局布线,对比所占资源,结果分布式FIR为硬件实现的最佳选择。
  3. 所属分类:其它

    • 发布日期:2021-01-29
    • 文件大小:1048576
    • 提供者:weixin_38697328
« 12 3 4 5 6 »