注册会员 | 设为首页 | 加入收藏夹
您好，欢迎光临本网站！[请登录] ！[注册会员]！  

搜索资源列表

  1. FPGA/CPLD数字电路设计经验分享

  2. FPGA/CPLD数字电路设计经验分享 1 数字电路设计中的几个基本概念： 1.1 建立时间和保持时间： 1.2 FPGA中的竞争和冒险现象 1.3 清除和置位信号 1.4 触发器和所存器： 2 FPGA/CPLD中的一些设计方法 2.1 FPGA设计中的同步设计 2.2 FPGA设计中的延时电路的产生： 2.3 如何提高系统的运行速度 2.5 寄存异步输入信号 2.6 FPGA/CPLD中的时钟设计

  3. 所属分类：硬件开发

    • 发布日期：2009-05-09
    • 文件大小：1048576
    • 提供者：olishuai

  1. FPGA/CPLD数字电路设计经验分享

  2. 摘要：在数字电路的设计中，时序设计是一个系统性能的主要标志，在高层次设计方法中，对时序控制的抽象度也相应提高，因此在设计中较难把握，但在理解RTL电路时序模型的基础上，采用合理的设计方法在设计复杂数字系统是行之有效的，通过许多设计实例证明采用这种方式可以使电路的后仿真通过率大大提高，并且系统的工作频率可以达到一个较高水平。

  3. 所属分类：硬件开发

    • 发布日期：2009-05-27
    • 文件大小：1048576
    • 提供者：ynb1977

  1. FPGA&CPLD数字电路设计经验分享

  2. FPGA&CPLD数字电路设计经验分享是一篇很不错的PDF文档，希望对大家有一些帮助！

  3. 所属分类：硬件开发

    • 发布日期：2009-08-28
    • 文件大小：1048576
    • 提供者：gaoguantao

  1. FPGA /CPLD 数字电路设计经验分享

  2. FPGA CPLD 数字电路设计经验分享！！！！！！！！！！！！！

  3. 所属分类：硬件开发

    • 发布日期：2009-11-18
    • 文件大小：1048576
    • 提供者：bn813

  1. FPGA/CPLD数字电路设计经验

  2. FPGA/CPLD的入门了解，如要具体深入，请买相关书籍

  3. 所属分类：硬件开发

    • 发布日期：2010-01-14
    • 文件大小：1048576
    • 提供者：lihelun2003

  1. FPGA CPLD数字电路设计经验分享.7z

  2. FPGA CPLD数字电路设计经验分享.7z

  3. 所属分类：硬件开发

    • 发布日期：2010-03-11
    • 文件大小：968704
    • 提供者：samsho2

  1. FPGA/CPLD数字电路设计经验分享

  2. FPGA/CPLD数字电路设计经验分享,描述了在用FPGA进行数字电路设计中应该注意的问题.

  3. 所属分类：硬件开发

    • 发布日期：2010-04-10
    • 文件大小：48128
    • 提供者：qiu578

  1. FPGA/CPLD数字电路设计经验分享

  2. 描述了FPGA/CPLD数字电路设计的基本知识

  3. 所属分类：硬件开发

    • 发布日期：2010-05-08
    • 文件大小：63488
    • 提供者：zj1988228

  1. FPGA/CPLD 数字电路设计经验分享

  2. FPGA/CPLD 数字电路设计经验分享 时序 延时 毛刺

  3. 所属分类：硬件开发

    • 发布日期：2010-05-19
    • 文件大小：1045504
    • 提供者：dianke05101

  1. FPGA&CPLD数字电路设计经验分享

  2. FPGA&CPLD数字电路设计经验分享，几个基本概念，如何消除毛刺等。。。

  3. 所属分类：硬件开发

    • 发布日期：2010-07-24
    • 文件大小：1048576
    • 提供者：bigeyes842000

  1. FPGA/CPLD数字电路设计经验分享

  2. FPGA/CPLD数字电路设计经验分享,有助于快速入门FPGA/CPLD

  3. 所属分类：专业指导

    • 发布日期：2011-08-29
    • 文件大小：1048576
    • 提供者：lynchyong

  1. FPGA&CPLD数字电路设计经验分享

  2. 本文档属于转载，介绍了FPGA&CPLD数字电路设计的一些经验，值得参考。

  3. 所属分类：硬件开发

  1. 大唐电信FPGA-CPLD数字电路设计经验分享.pdf

  2. 大唐电信FPGA-CPLD数字电路设计经验分享.pdf

  3. 所属分类：硬件开发

    • 发布日期：2012-08-16
    • 文件大小：973824
    • 提供者：li987072220

  1. FPGA/CPLD数字电路设计经验分享

  2. 摘要：在数字电路的设计中，时序设计是一个系统性能的主要标志，在高层次设计方法中，对时序控制的抽象度也相应提高，因此在设计中较难把握，但在理解RTL电路时序模型的基础上，采用合理的设计方法在设计复杂数字系统是行之有效的，通过许多设计实例证明采用这种方式可以使电路的后仿真通过率大大提高，并且系统的工作频率可以达到一个较高水平。

  3. 所属分类：硬件开发

    • 发布日期：2013-05-11
    • 文件大小：1048576
    • 提供者：czm3361230

  1. FPGA CPLD数字电路设计经验分享

  2. FPGA CPLD数字电路设计经验分享。

  3. 所属分类：硬件开发

    • 发布日期：2013-11-17
    • 文件大小：933888
    • 提供者：u012453583

  1. 大唐电信FPGA-CPLD数字电路设计经验分享

  2. 大唐电信FPGA-CPLD数字电路设计经验分享

  3. 所属分类：其它

    • 发布日期：2014-06-25
    • 文件大小：973824
    • 提供者：haoranzhao

  1. FPGA/CPLD数字电路设计经验分享

  2. FPGA/CPLD数字电路设计经验分享，一个很不错的经验总结，可以带来很多收获！

  3. 所属分类：硬件开发

    • 发布日期：2008-10-24
    • 文件大小：951296
    • 提供者：nannan_heng

  1. FPGA CPLD数字电路设计经验分享

  2. FPGA CPLD数字电路设计经验分享

  3. 所属分类：硬件开发

    • 发布日期：2014-12-01
    • 文件大小：1048576
    • 提供者：steve_2009

  1. FPGA/CPLD数字电路设计经验分享

  2. 在数字电路的设计中，时序设计是一个系统性能的主要标志，在高层次设计方法中，对时序控制的抽象度也相应提高，因此在设计中较难把握，但在理解RTL电路时序模型的基础上，采用合理的设计方法在设计复杂数字系统是行之有效的，通过许多设计实例证明采用这种方式可以使电路的后仿真通过率大大提高，并且系统的工作频率可以达到一个较高水平。

  3. 所属分类：嵌入式

    • 发布日期：2010-07-15
    • 文件大小：1048576
    • 提供者：gzhengyu

  1. 集成电路中的FPGA/CPLD数字电路原理介绍

  2. 当产生门控时钟的组合逻辑超过一级时，证设计项目的可靠性变得很困难。即使样机或仿真结果没有显示出静态险象，但实际上仍然可能存在着危险。通常，我们不应该用多级组合逻辑去钟控PLD设计中的触发器。 　　图1给出一个含有险象的多级时钟的例子。时钟是由SEL引脚控制的多路选择器输出的。多路选择器的输入是时钟(CLK)和该时钟的2分频 (DIV2)。由图1的定时波形图看出，在两个时钟均为逻辑1的情况下，当SEL线的状态改变时，存在静态险象。险象的程度取决于工作的条件。 多级逻辑的险象是可以去除的。

  3. 所属分类：其它

    • 发布日期：2020-10-16
    • 文件大小：198656
    • 提供者：weixin_38527987
« 12 3 4 5 6 7 8 9 10 »