注册会员 | 设为首页 | 加入收藏夹
您好，欢迎光临本网站！[请登录] ！[注册会员]！  

搜索资源列表

  1. FPGA/CPLD数字电路原理解析.docx

  2. 当产生门控时钟的组合逻辑超过一级时，证设计项目的可靠性变得很困难。即使样机或仿真结果没有显示出静态险象，但实际上仍然可能

  3. 所属分类：其它

    • 发布日期：2019-09-06
    • 文件大小：379904
    • 提供者：weixin_38743737

  1. FPGA/CPLD数字电路原理解析

  2. 当产生门控时钟的组合逻辑超过一级时，证设计项目的可靠性变得很困难。即使样机或仿真结果没有显示出静态险象，但实际上仍然可能存在着危险。通常，我们不应该用多级组合逻辑去钟控PLD设计中的触发器。

  3. 所属分类：其它

    • 发布日期：2020-08-10
    • 文件大小：269312
    • 提供者：weixin_38744270