注册会员 | 设为首页 | 加入收藏夹
您好，欢迎光临本网站！[请登录] ！[注册会员]！  

搜索资源列表

  1. FPGA/CPLD数字电路设计经验分享

  2. FPGA/CPLD数字电路设计经验分享 1 数字电路设计中的几个基本概念： 1.1 建立时间和保持时间： 1.2 FPGA中的竞争和冒险现象 1.3 清除和置位信号 1.4 触发器和所存器： 2 FPGA/CPLD中的一些设计方法 2.1 FPGA设计中的同步设计 2.2 FPGA设计中的延时电路的产生： 2.3 如何提高系统的运行速度 2.5 寄存异步输入信号 2.6 FPGA/CPLD中的时钟设计

  3. 所属分类：硬件开发

    • 发布日期：2009-05-09
    • 文件大小：1048576
    • 提供者：olishuai

  1. FPGA&CPLD数字电路设计经验分享

  2. FPGA&CPLD数字电路设计经验分享是一篇很不错的PDF文档，希望对大家有一些帮助！

  3. 所属分类：硬件开发

    • 发布日期：2009-08-28
    • 文件大小：1048576
    • 提供者：gaoguantao

  1. FPGA /CPLD 数字电路设计经验分享

  2. FPGA CPLD 数字电路设计经验分享！！！！！！！！！！！！！

  3. 所属分类：硬件开发

    • 发布日期：2009-11-18
    • 文件大小：1048576
    • 提供者：bn813

  1. FPGA/CPLD数字电路设计经验

  2. FPGA/CPLD的入门了解，如要具体深入，请买相关书籍

  3. 所属分类：硬件开发

    • 发布日期：2010-01-14
    • 文件大小：1048576
    • 提供者：lihelun2003

  1. FPGA CPLD数字电路设计经验分享.7z

  2. FPGA CPLD数字电路设计经验分享.7z

  3. 所属分类：硬件开发

    • 发布日期：2010-03-11
    • 文件大小：968704
    • 提供者：samsho2

  1. FPGA/CPLD数字电路设计经验分享

  2. FPGA/CPLD数字电路设计经验分享,描述了在用FPGA进行数字电路设计中应该注意的问题.

  3. 所属分类：硬件开发

    • 发布日期：2010-04-10
    • 文件大小：48128
    • 提供者：qiu578

  1. FPGA/CPLD数字电路设计经验分享

  2. 描述了FPGA/CPLD数字电路设计的基本知识

  3. 所属分类：硬件开发

    • 发布日期：2010-05-08
    • 文件大小：63488
    • 提供者：zj1988228

  1. FPGA/CPLD 数字电路设计经验分享

  2. FPGA/CPLD 数字电路设计经验分享 时序 延时 毛刺

  3. 所属分类：硬件开发

    • 发布日期：2010-05-19
    • 文件大小：1045504
    • 提供者：dianke05101

  1. FPGACPLD数字电路设计经验分享

  2. FPGACPLD数字电路设计经验分享，主要是一位从业多年的资深工程师对此的深刻体验。对于学习这门技术的初学者而言，非常有帮助。

  3. 所属分类：硬件开发

    • 发布日期：2010-06-11
    • 文件大小：1048576
    • 提供者：liu99nian

  1. FPGACPLD数字电路设计经验分享.rar

  2. 本文档是大唐电信FPGACPLD数字电路设计经验分享.rar，内容丰富，适合于fpga设计者参考学习

  3. 所属分类：硬件开发

    • 发布日期：2010-07-23
    • 文件大小：966656
    • 提供者：terryd100

  1. FPGA&CPLD数字电路设计经验分享

  2. FPGA&CPLD数字电路设计经验分享，几个基本概念，如何消除毛刺等。。。

  3. 所属分类：硬件开发

    • 发布日期：2010-07-24
    • 文件大小：1048576
    • 提供者：bigeyes842000

  1. FPGA--CPLD数字电路设计经验分享

  2. FPGA--CPLD数字电路设计经验分享

  3. 所属分类：硬件开发

    • 发布日期：2008-02-25
    • 文件大小：861184
    • 提供者：eaglesandjessci

  1. FPGA/CPLD数字电路设计经验分享

  2. FPGA/CPLD数字电路设计经验分享,有助于快速入门FPGA/CPLD

  3. 所属分类：专业指导

    • 发布日期：2011-08-29
    • 文件大小：1048576
    • 提供者：lynchyong

  1. 大唐电信FPGA-CPLD数字电路设计经验分享.pdf

  2. 大唐电信FPGA-CPLD数字电路设计经验分享.pdf

  3. 所属分类：硬件开发

    • 发布日期：2012-08-16
    • 文件大小：973824
    • 提供者：li987072220

  1. FPGA/CPLD数字电路设计经验分享

  2. 摘要：在数字电路的设计中，时序设计是一个系统性能的主要标志，在高层次设计方法中，对时序控制的抽象度也相应提高，因此在设计中较难把握，但在理解RTL电路时序模型的基础上，采用合理的设计方法在设计复杂数字系统是行之有效的，通过许多设计实例证明采用这种方式可以使电路的后仿真通过率大大提高，并且系统的工作频率可以达到一个较高水平。

  3. 所属分类：硬件开发

    • 发布日期：2013-05-11
    • 文件大小：1048576
    • 提供者：czm3361230

  1. FPGA CPLD数字电路设计经验分享

  2. FPGA CPLD数字电路设计经验分享。

  3. 所属分类：硬件开发

    • 发布日期：2013-11-17
    • 文件大小：933888
    • 提供者：u012453583

  1. 大唐电信FPGA-CPLD数字电路设计经验分享

  2. 大唐电信FPGA-CPLD数字电路设计经验分享

  3. 所属分类：其它

    • 发布日期：2014-06-25
    • 文件大小：973824
    • 提供者：haoranzhao

  1. FPGA/CPLD数字电路设计经验分享

  2. FPGA/CPLD数字电路设计经验分享，一个很不错的经验总结，可以带来很多收获！

  3. 所属分类：硬件开发

    • 发布日期：2008-10-24
    • 文件大小：951296
    • 提供者：nannan_heng

  1. FPGA CPLD数字电路设计经验分享

  2. FPGA CPLD数字电路设计经验分享

  3. 所属分类：硬件开发

    • 发布日期：2014-12-01
    • 文件大小：1048576
    • 提供者：steve_2009

  1. FPGA/CPLD数字电路设计经验分享

  2. 在数字电路的设计中，时序设计是一个系统性能的主要标志，在高层次设计方法中，对时序控制的抽象度也相应提高，因此在设计中较难把握，但在理解RTL电路时序模型的基础上，采用合理的设计方法在设计复杂数字系统是行之有效的，通过许多设计实例证明采用这种方式可以使电路的后仿真通过率大大提高，并且系统的工作频率可以达到一个较高水平。

  3. 所属分类：嵌入式

    • 发布日期：2010-07-15
    • 文件大小：1048576
    • 提供者：gzhengyu
« 12 3 »