This is version 1.4 of the MC8051 IP core. November 2004 This design is set up for the Altera Cyclone Nios evaluation board. Changes: - corrected behaviour of RETI instruction handling - added synchronization for interrupt signals - corrected timer
设计基于DE2-70平台,利用Quartus II 9.0、NIOS II9.0 IDE、Modelsim SE 6.2b等设计工具,采用软硬件协同设计、自定义指令加速等设计技术,实现了声音图像采集播放等功能,并且支持用户的管理功能。设计针对家庭用户不仅实现了用户留言功能,并且具有近乎实时的留言提醒和电子钥匙等功能,具有实用价值。