注册会员 | 设为首页 | 加入收藏夹
您好，欢迎光临本网站！[请登录] ！[注册会员]！  

搜索资源列表

  1. 基于FPGA的数字频率计设计

  2. 本文要设计一个8位十进制数字频率计，需要由四种器件来组成，即：测频控制信号发生器(FTCTRL)、有时钟使能的十进制计数器(CNT10)、32位锁存器(REG32B)、除法器模块(division). 因为是8位十进制数字频率计，所以计数器CNT10需用8个，7段显示LED7也需用8个. 频率测量的基本原理是计算每秒钟内待测信号的脉冲个数。 为此，测频控制信号发生器FTCTRL应设置一个控制信号时钟CLKK，一个计数使能信号输出端CNT_EN、一个与CNT_EN输出信号反向的锁存输出信号Loa

  3. 所属分类：硬件开发

    • 发布日期：2009-06-09
    • 文件大小：129024
    • 提供者：maochu

  1. EDA课程设计报告--八位频率计

  2. 在电子技术中，频率是最基本的参数之一，并且与许多电参量的测量方案、测量结果都有十分密切的关系，因此，频率的测量就显得更为重要。测量频率的方法有多种,其中电子计数器测量频率具有精度高、使用方便、测量迅速，以及便于实现测量过程自动化等优点，是频率测量的重要手段之一。数字式频率计的测量原理有两类：一是直接测频法，即在一定闸门时间内测量被测信号的脉冲个数；二是间接测频法即测周期法，如周期测频法。直接测频法适用于高频信号的频率测量，通常采用计数器、数据锁存器及控制电路实现，并通过改变计数器阀门的时间长短

  3. 所属分类：硬件开发

    • 发布日期：2009-12-09
    • 文件大小：278528
    • 提供者：yueh5

  1. fpga实现的简易频率计（veilog）

  2. 本实验要求设计一个简易的频率计，实现对标准的方波信号进行频率测量，并把测量的结果送到 8 位的数码管显示，所要求测量范围是1Hz~99999999Hz。整个设计的基本原理就是对1 秒钟之内输 入的方波进行计数，把所得数据保存在计数器里，经过译码器处理之后，然后送往数码管显示。这里 采用的方案是在采样时钟的上升沿开始计数，然后在下一个上升沿把计数器里的数据送往数码管，并 且把计数器清零，让其重新计数。整个方案的实现主要分为四个模块：时钟分频(clk_div)模块、计数 器模块(counter)、

  3. 所属分类：硬件开发

    • 发布日期：2010-04-22
    • 文件大小：635904
    • 提供者：kylexy0713

  1. 基于FPGA的数字频率计

  2. 简易数字频率计利用复杂可编程逻辑器件FPGA,VHDL编程将所有功能模块集成在一块芯片上。功能模块包括时基脉冲发生器、计数器、数据锁存和译码显示电路4部分。其中分频模块输出的闸门信号控制计数器的计数。计数模块由八个十进制计数器组成，测量范围0HZ~99MHZ，各计数器的输出的BCD码送译码变成十进进制数送LCD显示

  3. 所属分类：硬件开发

    • 发布日期：2010-07-30
    • 文件大小：327680
    • 提供者：ltjliao

  1. FPGA 做的100M 频率计

  2. 基于FPGA的100M频率计设计 功能描述： 该频率计是以FPGA为核心器件，嵌入mc8051 IP核，并以整形电路、1602液晶显示器等作为外围设计而成的等精度频率计。通过1602液晶显示被测频率值、周期、脉宽、占空比，闸门时间在0.1—10S连续可调，测量范围为0.1Hz—100MHz。

  3. 所属分类：硬件开发

    • 发布日期：2010-12-11
    • 文件大小：14680064
    • 提供者：chenxiujing

  1. 基于FPGA的数字频率计设计与仿真

  2. 基于FPGA的数字频率计设计与仿真，设计了一个简单的数字频率计，对于初学者有一定的帮助

  3. 所属分类：其它

    • 发布日期：2011-03-21
    • 文件大小：162816
    • 提供者：jixiang1119

  1. 基于EDA、单片机技术的多功能频率计

  2. (课程设计，参考资料)测频一直以来都是电子和通讯系统工作的重要手段之一。高精度的测频仪和频率发生器有着广阔的市场前景。以往的测频仪大都在低频段利用测周的方法、高频段用测频的方法，其精度往往会随着被测频率的下降而下降。该多功能频率计的设计是针对已有测频技术的特点及存在问题，推出基本原理和方法，设计检测精度高、便于实施且设备构成又比较经济的一种检测仪器。基于测频原理的频率计的测量精度将随被测信号频率的降低而下降，在实习应用中局限性大，而等精度频率计不但有较高测量精度，且在整个频域内能保持测量精度恒

  3. 所属分类：嵌入式

    • 发布日期：2011-03-23
    • 文件大小：278528
    • 提供者：guanyunc

  1. EDA设计-八位频率计设计

  2. 在电子技术中，频率是最基本的参数之一，并且与许多电参量的测量方案、测量结果都有十分密切的关系，因此频率的测量就显得更加重要。通过运用VHDL语言，实现8位数字频率计，并利用Quartus II 6.0集成开发环境进行编辑、综合、波形仿真，并下载到FPGA器件中，经实际电路测试，该系统性能可靠。

  3. 所属分类：专业指导

    • 发布日期：2011-04-11
    • 文件大小：329728
    • 提供者：yingshi01989

  1. 等精度数字频率计几种设计方案的实验研究

  2. 研究了采用不同器件、不同设计方法实现等精度频率计的5 种设计方案。依据等精度频率测量原理，分别针对51 单 片机、C8051F 单片机、FPGA 与单片机、FPGA 及SOPC 几种系统的等精度频率计设计方法、特点进行了详细的分析和实验 教学研究。以及在此基础上扩展实现周期测量、占空比测量、脉宽测量功能的方法。意在引导学生拓展思路，使等精度数 字频率计设计的实验教学实施具有启发性、开放性、探索性等特点。

  3. 所属分类：C/C++

    • 发布日期：2011-04-17
    • 文件大小：345088
    • 提供者：daisy_girl

  1. 基于FPGA的PLL频率合成器设计

  2. 应用FPGA，采用PLL频率合成技术，结合教学实验平台的需要，设计出了一个整数/半整数频率合成器，输出范围为1 kHz～999.5 kHz，步进频率可达到0.5 kHz。与以前的教学实验装置相比，系统在性能指标、直观性等方面都有所提高，不仅可以用于教学实验，还可以用作频率源、频率计。

  3. 所属分类：iOS

    • 发布日期：2011-07-30
    • 文件大小：320512
    • 提供者：lyj437727815

  1. 频率计VERILOG

  2. 基于Xilinx FPGA的频率计Verilog代码，频率计显示使用6位数码管，测频范围10Hz至100MHz，有1秒、0.1秒、0.01秒三档，档位选择通过复位按钮复用选择。

  3. 所属分类：硬件开发

    • 发布日期：2012-03-18
    • 文件大小：167936
    • 提供者：simple_wyj

  1. 多档位数字频率计设计报告

  2. 本报告详细论述了基于FPGA（Xilinx）的多档位数字频率计设计。采用 Verilog硬件描述语言，对各个单元电路及总体电路进行了细致的设计和仿真。 分频电路结构紧凑，在一个阶段的计数过程中产生所需的各个时钟信号，大大节省了系统资源。 门控电路，采用6位的十进制计数器，包含计数使能、清零、溢出标志等，并通过锁存器将固定的值送往数码管显示电路。 显示电路，采用数码管动态扫描方式。通过对档位以及所显值大小的判断，产生小数点控制信号和消隐信号，并通过动态扫描和数值一起送入对应的数码管。 系统运行良

  3. 所属分类：嵌入式

    • 发布日期：2012-04-23
    • 文件大小：474112
    • 提供者：nainiu21961123

  1. 数字频率计的设计报告

  2. EDA、这是一个基于FPGA设计的数字频率计，希望可以帮助到您。。。。。

  3. 所属分类：其它

    • 发布日期：2012-06-03
    • 文件大小：1048576
    • 提供者：qqyu1122

  1. 基于FPGA的4位数频率计设计

  2. 基于FEPGA的四位频率计，【摘要】: 在电子技术中，频率是最基本的参数之一，并且与许多电参量的测量方案、测量结果都有十分密切的关系，因此频率的测量就显得更为重要。测量频率的方法有多种，其中电子计数器测量频率具有精度高、使用方便、测量迅速，以及便于实现测量过程自动化等优点，是频率测量的重要手段之一。电子计数器测频有两种方式：一是直接测频法，即在一定闸门时间内测量被测信号的脉冲个数；二是间接测频法。如周期测频法。直接测频法适用于高频信号的频率测量，间接测频法适用于低频信号的频率测量。本文阐述了基

  3. 所属分类：项目管理

    • 发布日期：2012-06-04
    • 文件大小：245760
    • 提供者：qqyu1122

  1. 毕业设计基于FPGA等精度频率计（8051 IP核）

  2. 毕业设计基于FPGA等精度频率计（8051 IP核），包括VHDL代码和C语言代码，LCD1602显示频率、相位、脉宽，完全开源。

  3. 所属分类：硬件开发

    • 发布日期：2012-07-16
    • 文件大小：14680064
    • 提供者：abab8780000

  1. 基于EDA的数字频率计系统设计

  2. 基于EDA的数字频率计系统设计 摘 要：本课题设计了一种具有多种功能和多种测量精度的数字频率计系统，采用VHDL硬件描述语言编程，并用FPGA实现。本设计选择以FPGA集成芯片为核心器件，以触发器和计数器为核心，由信号输入、放大、整形、计数、数据处理和数据显示等功能模块组成。因此，本课题的研究结合了FPGA控制、七段数码管字符显示和波形的整形放大等相关知识。设计平台为Altera公司的Quartus II 8.0软件，采用Altera公司的Cyclone系列FPGA实现。 本文详细介绍了数字频

  3. 所属分类：嵌入式

    • 发布日期：2012-08-06
    • 文件大小：1048576
    • 提供者：liupingtoday

  1. 等精度频率计

  2. 前几天做了数字频率计，虽然做的不是太好吧，但是还算是做出来了，我在这里就对大家分享一下我的制作过程，希望想做频率计的朋友能够少走一些弯路，如果有不好的地方请大家提出来，如果有更好的方法也可以和我交流交流。 拿到这个题目我首先看到题目要求频率计要能测频率、测周期、测占空比，所以我们要准备的东西就要有FPGA板，51开发板（主要利用数码管模块）、直流稳压电源、数字信号发生器。准备好这些东西之后就要考虑作品方案问题了。 确立作品方案是整个作品中比较重要的一部分，如果作品方案不合理，就不会做出来比较好

  3. 所属分类：硬件开发

    • 发布日期：2013-07-31
    • 文件大小：171008
    • 提供者：he404891290

  1. 六位十进制数字频率计

  2. 数字频率计是数字电路中的一个典型应用，实际的硬件设计用到的器件较多，连线比较复杂，而且会产生比较大的延时，造成测量误差、可靠性差。随着现场可编程门阵列FPGA的广泛应用，以EDA工具作为开发手段，运用VHDL等硬件描述语言语言，将使整个系统大大简化，提高了系统的整体性能和可靠性。

  3. 所属分类：专业指导

    • 发布日期：2015-06-16
    • 文件大小：6291456
    • 提供者：sinat_16882197

  1. 基于FPGA的频率计设计

  2. 此设计是基于FPGA的频率计设计。压缩包里有详细的项目和设计文档。硬件资料将在“我的资料”里上传。仅供大家下载参考学习。

  3. 所属分类：硬件开发

    • 发布日期：2015-06-28
    • 文件大小：3145728
    • 提供者：qq_26447355

  1. FPGA的频率计设计(硬件资料-2)

  2. 本压缩包，包含了FPGA硬件资料的开发部例程、开发套件用用户手册以及原理图。在“我的资料”中还要FPGA硬件(1)和基于FPGA的频率计设计的详细项目和设计文档。仅供大家下载学习~

  3. 所属分类：硬件开发

    • 发布日期：2015-06-28
    • 文件大小：5242880
    • 提供者：qq_26447355
« 12 3 4 5 »