注册会员 | 设为首页 | 加入收藏夹
您好，欢迎光临本网站！[请登录] ！[注册会员]！  

搜索资源列表

  1. AES加、解密算法的FPGA优化设计

  2. AES加、解密算法的FPGA优化设计 针对AES加、解密算法在同一片FPGA中的优化实现问题

  3. 所属分类：硬件开发

    • 发布日期：2010-09-11
    • 文件大小：1048576
    • 提供者：shijun9999

  1. FPGA实现加密电路

  2. 使用FPGA实现DES、AES、RSA等加密算法，课件里有详细讲解

  3. 所属分类：专业指导

    • 发布日期：2011-06-29
    • 文件大小：5242880
    • 提供者：ss18054403

  1. AES加密算法代码

  2. AES加密算法FPGA实现代码，例程中有详细模块设计，及每一步流程

  3. 所属分类：其它

    • 发布日期：2017-11-16
    • 文件大小：12288
    • 提供者：howard_g

  1. 基于FPGA的AES算法实现

  2. aes128位数据加解密算法源码，有veriolg硬件描述语言写的

  3. 所属分类：硬件开发

    • 发布日期：2018-03-20
    • 文件大小：2097152
    • 提供者：ck24pdx

  1. AES加解密算法的FPGA优化设计

  2. AES加解密算法的FPGA优化设计。针对 AES 加、解密算法在同一片 FPGA 中的优化实现问题，在深入 分析了 AES 算法的整体结构、基本变换以及加、解密流程的基础上，对 AES 算法 的加、解密系统的 FPGA 优化设计进行了研究

  3. 所属分类：其它

    • 发布日期：2018-09-16
    • 文件大小：2097152
    • 提供者：weixin_43214802

  1. 基于FPGA的AES加密算法的高速实现

  2. 介绍AES 算法的原理以及基于FPGA 的高速实现。结合算法和FPGA 的特 点,采用查表法优化处理了字节代换运算、列混合运算。同时,为了提高系统工作速度,在设计中应用了内外结合的流水线技术，并应用Altera 公司的开发工具及芯片进行实际开发。

  3. 所属分类：系统安全

    • 发布日期：2018-10-17
    • 文件大小：257024
    • 提供者：forrest1

  1. [典型密码算法FPGA实现][杨亚涛,李子臣][程序源代码]

  2. 密码算法主要分为四大部分，分别是分组密码、公钥密码、Hash算法和数字签名算法，其中分组密码包括DES、AES和SM4算法；公钥算法包括RSA公钥密码算法、ECC密码算法和SM2密码算法；Hash算法包括SHA-1算法、SHA-3算法和SM3算法；数字签名算法包括ECC签名算法和DSA签名算法。

  3. 所属分类：其它

    • 发布日期：2018-11-23
    • 文件大小：1048576
    • 提供者：qq_26080729

  1. AES算法的FPGA实现

  2. 用FPGA实现AES算法，比软件实现有更大的优势，广泛应用于ATM、SmartCard等方面，AES的FPGA高度优化可编程硬件解决方案。

  3. 所属分类：硬件开发

    • 发布日期：2019-05-01
    • 文件大小：265216
    • 提供者：hongjiezhen112

  1. 基于FPGA的片上系统的无线保密通信终端

  2. 本设计使用硬件描述语言VHDL在FPGA数字逻辑层面上实现AES加解密，为了系统的扩展性和构建良好的人机交互，设计通过PS/2键盘输入加密密钥，并将其显示在LCD上。在软核MicroBlaze上，通过SPI总线读写FIFO和RAM控制射频芯片CC2420，使系统具有信道选择、地址识别、自动CRC校验功能，使系统更加安全、通信误码率更低。

  3. 所属分类：其它

    • 发布日期：2020-08-13
    • 文件大小：371712
    • 提供者：weixin_38663036

  1. 浅谈GPON-AES的FPGA优化实现

  2. 1. 概述 　　随着通信技术迅猛发展，电信业务向综合化、数字化、智能化、宽带化和个人化方向发展，人们对电信业务多样化的需求也不断提高，同时由于主干网上SDH、ATM、无源光网络（PON）及DWDM技术的日益成熟和使用，为实现话音、数据、图象“三线合一，一线入户”奠定了基础。如何充分利用现有的网络资源增加业务类型，提高服务质量，已成为电信专家和运营商日益关注研究的课题，“最后一公里”解决方案是大家最关心的焦点。因此，接入网成为网络应用和建设的热点。 　　所谓接入网是指骨干网络到用户终端之间的所

  3. 所属分类：其它

    • 发布日期：2020-10-22
    • 文件大小：263168
    • 提供者：weixin_38699613

  1. 基于FPSLIC设计的DES解密和AES的分组加解密的实现

  2. 美国Atmel公司生产的AT94K系列芯片是以Atmel0.35的5层金属CMOS工艺制造。它基于SRAM的FPGA、高性能准外设的Atmel8位RISCAVR单片机。另外器件中还包括扩展数据和程序SRAM及器件控制和管理逻辑。图1-1是Atmel公司的FPSLIC内部结构图。

  3. 所属分类：其它

    • 发布日期：2020-10-21
    • 文件大小：265216
    • 提供者：weixin_38623366

  1. 基于AES的可重构加密系统的FPGA设计

  2. 针对传统软件加密方法在速度和资源消耗上的不足，提出了基于AES高级加密标准的硬件设计方案。采用了目前流行的EDA技术，在FPGA芯片上实现一种可重构的加密系统，利用硬件描述语言实现加密算法中的移位、S盒置换函数、线性反馈移位寄存器等功能，设计输入、模型综合、布局布线、功能仿真都在Altera公司的Quartus II开发平台中完成，产生的下载文件通过Cyclone系列的FPGA芯片进行测试。实验结果表明，该系统具有独特的物理安全性和高速性。

  3. 所属分类：其它

    • 发布日期：2020-10-17
    • 文件大小：242688
    • 提供者：weixin_38708461

  1. 基于FPGA的可加密USB存储设备设计

  2. 基于FPGA的可加密USB存储设备的设计过程，介绍了FPGA芯片EP1C3T100、USB接口芯片AU6983等各个模块的功能及硬件电路设计。对AES加密算法作了详细说明，并对硬件FPGA实现进行了设计和优化。该设备由FPGA芯片通过硬件来完成数据加密过程，由高速传输总线进行数据传输。具有实时性好、安全性高等优点。

  3. 所属分类：其它

    • 发布日期：2020-10-26
    • 文件大小：232448
    • 提供者：weixin_38675797

  1. EDA/PLD中的基于MEMS强链和FPGA的USB移动硬盘数据加解密系统

  2. 摘要：随着信息量的急剧增长，信息安全日益受到人们重视。一个完整的数据加解密系统应该 具备安全可靠的密码认证机制和加解密算法。本文基于MEMS 强链、USB 控制器和FPGA 设 计了一种USB 接口的高效数据加解密系统，采用AES 加密算法。普通IDE 硬盘挂接该系统后 成为安全性极高的加密USB 移动硬盘，其平均数据吞吐率接近普通U 盘，达到10MB/s. 　　1. 系统结构布局 　　该系统由Cypress CY7C68013 USB2.0 控制器、Altera EP2C35 FPGA 和

  3. 所属分类：其它

    • 发布日期：2020-11-10
    • 文件大小：222208
    • 提供者：weixin_38612811

  1. EDA/PLD中的基于FPGA 的AES 加密算法的高速实现

  2. 摘要:介绍AES 算法的原理以及基于FPGA 的高速实现。结合算法和FPGA 的特点,采用查表法优化处理了字节代换运算、列混合运算。同时,为了提高系统工作速度,在设计中应用了内外结合的流水线技术，并应用Altera 公司的开发工具及芯片进行实际开发。 　　1 引言 　　随着信息技术的迅速发展，信息已成为当今社会的一种重要资源。但当人们享受信息资源带来的巨*利的同时，也承受着信息被篡改、泄漏、伪造的威胁，安全问题日益严重。安全风险制约着信息的有效使用，信息安全对现代社会健康有序的发展，保障国

  3. 所属分类：其它

    • 发布日期：2020-11-09
    • 文件大小：113664
    • 提供者：weixin_38734361

  1. EDA/PLD中的面向空间应用的AES算法在FPGA上的实现

  2. 摘要：随着国际空间任务的交叉合作以及互联网在空间任务中的应用,空间数据安全性受到威胁,空间数据的加密日益受到设计人员的重视。CCSDS于2004年推荐AES算法作为空间数据系统的加密标准。本文根据高速数据处理的实际需求,采用了在FPGA上实现AES算法的数据加密方案,仿真结果表明,AES是一种优选的加密算法,能够满足高保密性、加密速率快、硬件资源占用少等任务要求。 　　1. 引言 　　随着国际空间任务交叉合作增加，应用地面公共数据网络进行空间任务控制和数据监 测越来越多，空间飞行器迫切需要数

  3. 所属分类：其它

    • 发布日期：2020-11-09
    • 文件大小：287744
    • 提供者：weixin_38717031

  1. EDA/PLD中的3-DES算法的FPGA高速实现

  2. 摘要：介绍3-DES算法的概要；以Xilinx公司SPARTANII结构的XC2S100为例，阐述用FPGA高速实现3-DES算法的设计要点及关键部分的设计。 关键词：3-DES FPGA 高速实现 引 言 　　从技术角度讲，网络安全除了依赖安全的网络通信协议及应用协议外，更多地取决于网络设备如交换机、路由器等所提供的加/解密功能。目前，基于DES算法的加/解密硬件仍在广泛应用于国内卫星通信、网关服务器、机顶盒、视频传输以及其它大量的数据传输业务中。　　然而，随着密码分析技术的不断发展，超

  3. 所属分类：其它

    • 发布日期：2020-12-10
    • 文件大小：86016
    • 提供者：weixin_38660579

  1. 基于MEMS强链和FPGA的USB移动硬盘数据加解密系统

  2. 摘要：随着信息量的急剧增长，信息安全日益受到人们重视。一个完整的数据加解密系统应该 具备安全可靠的密码机制和加解密算法。本文基于MEMS 强链、USB 控制器和FPGA 设 计了一种USB 接口的高效数据加解密系统，采用AES 加密算法。普通IDE 硬盘挂接该系统后 成为安全性极高的加密USB 移动硬盘，其平均数据吞吐率接近普通U 盘，达到10MB/s. 　　1. 系统结构布局 　　该系统由Cypress CY7C68013 USB2.0 控制器、Altera EP2C35 FPGA 和ME

  3. 所属分类：其它

    • 发布日期：2021-01-19
    • 文件大小：278528
    • 提供者：weixin_38668160

  1. 面向空间应用的AES算法在FPGA上的实现

  2. 摘要：随着国际空间任务的交叉合作以及互联网在空间任务中的应用,空间数据安全性受到威胁,空间数据的加密日益受到设计人员的重视。CCSDS于2004年推荐AES算法作为空间数据系统的加密标准。本文根据高速数据处理的实际需求,采用了在FPGA上实现AES算法的数据加密方案,仿真结果表明,AES是一种优选的加密算法,能够满足高保密性、加密速率快、硬件资源占用少等任务要求。 　　1. 引言 　　随着国际空间任务交叉合作增加，应用地面公共数据网络进行空间任务控制和数据监 测越来越多，空间飞行器迫切需要数

  3. 所属分类：其它

    • 发布日期：2021-01-19
    • 文件大小：394240
    • 提供者：weixin_38743084

  1. 基于FPGA 的AES 加密算法的高速实现

  2. 摘要:介绍AES 算法的原理以及基于FPGA 的高速实现。结合算法和FPGA 的特点,采用查表法优化处理了字节代换运算、列混合运算。同时,为了提高系统工作速度,在设计中应用了内外结合的流水线技术，并应用Altera 公司的开发工具及芯片进行实际开发。 　　1 引言 　　随着信息技术的迅速发展，信息已成为当今社会的一种重要资源。但当人们享受信息资源带来的巨*利的同时，也承受着信息被篡改、泄漏、伪造的威胁，安全问题日益严重。安全风险制约着信息的有效使用，信息安全对现代社会健康有序的发展，保障国

  3. 所属分类：其它

    • 发布日期：2021-01-19
    • 文件大小：121856
    • 提供者：weixin_38508497
« 12 »