注册会员 | 设为首页 | 加入收藏夹
您好，欢迎光临本网站！[请登录] ！[注册会员]！  

搜索资源列表

  1. 基于FPGA的高速FIFO电路设计

  2. 在大容量高速采集系统项目的开发过程中，FPGA作为可编程逻辑器件，设计灵活、可操作性强，是高速数字电路设计的核心器件。由于FPGA内嵌存储器的容量有限，通常不能够满足实际设计电路的需求，需要外接SRAM、SDRAM、磁盘阵列等大容量存储设备。本文主要介绍高速FIFO电路在数据采集系统中的应用，相关电路主要有高速A/D转换器、FPGA、SDRAM存储器等。A/D输出的数据流速度快，经过FPGA降速后，位数宽，速度仍然很高，不能直接存储到外部存储器。在设计时，要经过FIFO缓存，然后才能存储到外部

  3. 所属分类：硬件开发

    • 发布日期：2010-06-17
    • 文件大小：192512
    • 提供者：hhzzhh0502

  1. FPGA中DRAM,SRAM,SDRAM,FLASH的区别

  2. 文档详细讲解了DRAM、SRAM、SDRAM、FLASH在FPGA中的作用及区别，适合NiosII初学者对系统中存储器的概念不清楚的人学习

  3. 所属分类：硬件开发

    • 发布日期：2011-12-03
    • 文件大小：25600
    • 提供者：mxp198971

  1. FPGA ddr2 sdram

  2. 基于FPGA的DDR2_SDRAM接口信号完整性设计与验证----随着科学技术与电子产业的不断发展，FPGA由配角到主角，很多系统设计都是以FPGA为中心来设计的。FPGA走过了从初期开发应用到限量生产应用再到大批量生产应用的发展历程。从技术上来说，最初只是逻辑器件，现在强调平台概念，加入数字信号处理、嵌入式处理、高速串行和其他高端技术，从而被应用到更多的领域

  3. 所属分类：硬件开发

    • 发布日期：2013-03-06
    • 文件大小：1048576
    • 提供者：liyue202

  1. FPGA读取SRAM代码

  2. 特权同学读取SDRAM数据的实例，介绍详细，适合入门。

  3. 所属分类：硬件开发

    • 发布日期：2014-08-26
    • 文件大小：466944
    • 提供者：liumin102003

  1. 基于HPS和FPGA的图像压缩感知编解码系统

  2. 针对图像编码与重构系统的实际需求，设计了一种基于HPS和FPGA的图像处理系统。该系统实现了图像的实时采集、压缩、传输和重构。系统采用DE1-SoC开发板，在FPGA中设计了D5M摄像头、SDRAM、VGA的IP核，在QSYS中利用AXI和Avalon总线连接IP核，利用Linux C编程在HPS中实现了图像的压缩感知(CS)编码和传输，在MATLAB上位机中接收压缩数据并实现图像的重构，减少了FPGA资源使用和设计复杂度。结果表明，该系统能够实现任意自然图像的处理，图像压缩比约为8%，PSNR

  3. 所属分类：其它

    • 发布日期：2020-10-16
    • 文件大小：400384
    • 提供者：weixin_38640117

  1. 基于FPGA的高速FIFO电路设计

  2. 由于FPGA内嵌存储器的容量有限，通常不能够满足实际设计电路的需求，需要外接SRAM、SDRAM、磁盘阵列等大容量存储设备。本文主要介绍高速FIFO电路在数据采集系统中的应用，相关电路主要有高速A/D转换器、FPGA、SDRAM存储器等。

  3. 所属分类：其它

    • 发布日期：2020-10-23
    • 文件大小：192512
    • 提供者：weixin_38558660

  1. 基于FPGA的ov7670摄像头显示

  2. FPGA中主要模块包含：时钟模块、OV7670初始化模块、DVP协议数据流模块、写FIFO模块、写FIFO控制模块、SDRAM控制模块、读FIFO模块、读FIFO控制模块、VGA控制模块。 其中OV7670初始化模块、DVP协议数据流模块和VGA控制模块都在本专题博客中写过，这里不再赘述。写FIFO和读FIFO模块使用的IP核，都是宽度16位，长度256，其中读FIFO使用的是showahead模式。SDRAM控制器漆面的博客也写过，这边做了一些改动，添加了一些需要的信号。 其整体流程为：启

  3. 所属分类：嵌入式

    • 发布日期：2020-10-22
    • 文件大小：186646528
    • 提供者：qq_33231534

  1. EDA/PLD中的基于FPGA的LVDS高速数据通信卡设计

  2. 摘要 基于FPGA、PCI9054、SDRAM和DDS设计了用于某遥测信号模拟源的专用板卡。PCI9054实现与上位机的数据交互，FPGA实现PCI本地接口转换、数据接收发送控制及DDS芯片的配置。通过WDM驱动程序设计及MFC交互界面设计，最终实现了10~200 Mbit·s-1的LVDS数据接收及10~50 Mbit·s-1任意速率的LVDS数据发送。 　　某遥测信号模拟源是用于产生模拟信号处理器、遥测组件测试和交付测试的前端输入信号的专用设备。该信号源生成各种类型的信号，输入给待测产品，

  3. 所属分类：其它

    • 发布日期：2020-10-21
    • 文件大小：372736
    • 提供者：weixin_38687343

  1. SDRAM通用控制器的FPGA模块化设计

  2. 介绍了一种SDRAM通用控制器的FPGA模块化解决方案。基于FPGA的SDRAM控制器，以其可靠性高、可移植性强、易于集成的特点，已逐渐取代了以往的专用控制器芯片而成为主流解决方案。

  3. 所属分类：其它

    • 发布日期：2020-10-19
    • 文件大小：132096
    • 提供者：weixin_38634065

  1. 嵌入式系统/ARM技术中的嵌入式实时图像处理系统中SDRAM控制器的实现

  2. 0 引 言 　　SDRAM作为大容量、高速度、低价格、低功耗的存储器件，在嵌入式实时图像处理系统中具有很高的应用价值，但其控制机制复杂，因此需要设计控制器，以简化系统对SDRAM的访问。虽然目前许多微处理器及DSP都提供了与SDRAM的直接接口，但这种通用控制器的执行效率很低，难以满足实时系统对速度的要求。鉴于此，介绍一种基于FPGA设计而实现高效SDRAM控制器的方案。结合实际系统，该方案将SDRAM配置为全页突发模式，并采用异步FIFO作为FPGA与SDRAM间的数据缓冲器。分析表明，全页

  3. 所属分类：其它

    • 发布日期：2020-11-11
    • 文件大小：258048
    • 提供者：weixin_38500664

  1. 基于FPGA助力高端存储器接口设计

  2. 高性能系统设计师在满足关键时序余量的同时要力争获得更高性能，而存储器接口设计则是一项艰巨挑战。双倍数据速率SDRAM和4倍数据速率SDRAM都采用源同步接口来把数据和时钟(或选通脉冲)由发射器传送到接收器。接收器接口内部利用时钟来锁存数据，此举可消除接口控制问题(例如在存储器和FPGA间的信号传递时间)，但也为设计师带来了必须解决的新挑战。 　　关键问题之一就是如何满足各种读取数据捕捉需求以实现高速接口。随着数据有效窗越来越小，该问题也益发重要；同时，更具挑战性的问题是，如何让接收到的时钟与

  3. 所属分类：其它

    • 发布日期：2020-11-24
    • 文件大小：79872
    • 提供者：weixin_38614636

  1. 利用FPGA实现MMC2107与SDRAM接口设计

  2. 摘要：介绍基于现场可编程门阵列（FPGA），利用VHDL语言设计实现MMC2107与SDRAM接口电路。文中包括MMC2107组成结构、SDRAM存储接口结构和SDRAM控制状态机的设计。 关键词：现场可编程门阵列 SDRAM EBI VHDL 状态机 K4S560832A引言在嵌入式系统中，微控制器中通常有一定容量的存储器，用来存放程序和数据，但由于片内存储器受器件规模和生产成本的制约，其容量通常不能满足用户实际需求，还需要使用半导体存储器件来扩展存储空间。如果采用SDRAM进行存储扩展

  3. 所属分类：其它

    • 发布日期：2020-12-09
    • 文件大小：101376
    • 提供者：weixin_38622962

  1. EDA/PLD中的用FPGA实现高速大图像采集系统

  2. 用FPGA实现高速大图像采集系统 刘斌兵 刘云海 汪燮彬 随着各种高速长时间物理实验要求的不断提高，系统对高速的数据采集模块的需求也越来越高，在许多特殊应用的场合中，系统也需要对大量突发的数据进行采集处理，用FPGA实现的高刷新率高分辨率图像采集系统，用于船载雷达图像记录。该系统由AD、FPGA、SDRAM组成，AD芯片把雷达提供的以VGA接口方式给出的图像信号转换成数字信号，FPGA控制时序通过整

  3. 所属分类：其它

    • 发布日期：2020-12-09
    • 文件大小：99328
    • 提供者：weixin_38503233

  1. 单片机与DSP中的高速大容量数据采集板卡的SDRAM控制器设计

  2. 摘 要：本文对高速、高精度大容量数据采集板卡所采用的SDRAM控制器技术进行了讨论，详细介绍了基于FPGA的SDRAM控制器的设计、命令组合以及设计仿真时序，并将该技术应用于基于PCI总线的100MHz单通道 AD9432高速大容量数据采集板卡，最后给出了板卡测试结果。关键词：SDRAM；FPGA；AD9432 引言高速数据采集具有系统数据吞吐率高的特点，要求系统在短时间内能够传输并存储采集结果。因此，采集数据的快速存储能力和容量是制约加快系统速度和容许采集时间的主要因素之一。通常用于数据

  3. 所属分类：其它

    • 发布日期：2020-12-09
    • 文件大小：88064
    • 提供者：weixin_38563871

  1. EDA/PLD中的基于FPGA的SDRAM控制器设计

  2. 1 引 言 SDRAM的特点是大容量和高速度。其单片容量可达256Mb或更高，工作速度可达100～200MHz以上，但是其控制方式比EDO／FP DRAM复杂得多。目前，许多嵌入式设备的大容量存储器都采用SDRAM来实现。在设计中采用SDRAM存储器时，大多都是用专用芯片完成其控制电路。但是，当我们对SDRAM存储器进行特殊应用时，就需要自己设计控制电路了。 我们知道，显示器在显示文字或图形时，显示器在帧频、行频、彩色视频信号的控制下，控制电子束顺序地从上到下，从左到右逐行扫描。而这些显示

  3. 所属分类：其它

    • 发布日期：2020-12-08
    • 文件大小：120832
    • 提供者：weixin_38682076

  1. FPGA助力高端存储器接口设计

  2. 高性能系统设计师在满足关键时序余量的同时要力争获得更高性能，而存储器接口设计则是一项艰巨挑战。双倍数据速率SDRAM和4倍数据速率SDRAM都采用源同步接口来把数据和时钟(或选通脉冲)由发射器传送到接收器。接收器接口内部利用时钟来锁存数据，此举可消除接口控制问题(例如在存储器和FPGA间的信号传递时间)，但也为设计师带来了必须解决的新挑战。 　　关键问题之一就是如何满足各种读取数据捕捉需求以实现高速接口。随着数据有效窗越来越小，该问题也益发重要；同时，更具挑战性的问题是，如何

  3. 所属分类：其它

    • 发布日期：2020-12-05
    • 文件大小：103424
    • 提供者：weixin_38721119

  1. EDA/PLD中的使用Verilog实现基于FPGA的SDRAM控制器

  2. 摘 要：介绍了SDRAM的特点和工作原理，提出了一种基于FPGA的SDRAM控制器的设计方法，使用该方法实现的控制器可非常方便地对SDRAM进行控制。关键词：SDRAM；控制器；Verilog；状态机 引言---  在基于FPGA的图象采集显示系统中，常常需要用到大容量、高速度的存储器。而在各种随机存储器件中，SDRAM的价格低、体积小、速度快、容量大，是比较理想的器件。但SDRAM的控制逻辑比较复杂，对时序要求也十分严格，使用很不方便，这就要求有一个专门的控制器，使系统用户能

  3. 所属分类：其它

    • 发布日期：2020-12-13
    • 文件大小：110592
    • 提供者：weixin_38727694

  1. 单片机与DSP中的使用Verilog实现基于FPGA的SDRAM控制器(图)

  2. Realization FPGA-based SDRAM Controller with Verilog 摘 要：介绍了SDRAM的特点和工作原理，提出了一种基于FPGA的SDRAM控制器的设计方法，使用该方法实现的控制器可非常方便地对SDRAM进行控制。关键词：SDRAM；控制器；Verilog；状态机 引言---在基于FPGA的图象采集显示系统中，常常需要用到大容量、高速度的存储器。而在各种随机存储器件中，SDRAM的价格低、体积小、速度快、容量大，是比

  3. 所属分类：其它

    • 发布日期：2020-12-13
    • 文件大小：88064
    • 提供者：weixin_38739950

  1. EDA/PLD中的SDRAM通用控制器的FPGA模块化设计

  2. 摘要： 介绍了一种SDRAM通用控制器的FPGA模块化解决方案。关键词： SDRAM控制器；FPGA；VHDL；状态机；仲裁机制   引言   同步动态随机存储器(SDRAM)，在同一个CPU时钟周期内即可完成数据的访问和刷新，其数据传输速度远远大于传统的数据存储器(DRAM)，被广泛的应用于高速数据传输系统中。基于FPGA的SDRAM控制器，以其可靠性高、可移植性强、易于集成的特点，已逐渐取代了以往的专用控制器芯片而成为主流解决方案。然而，SDRAM复杂的控制逻辑和要求严格的时序，成为开发过程

  3. 所属分类：其它

    • 发布日期：2020-12-08
    • 文件大小：119808
    • 提供者：weixin_38630358

  1. FPGA——pll锁相环配置及调用（基础篇）

  2. IP（Intellectual Property）即知识产权。美国 Dataquest 咨询公司将半导体产业的 IP 定 义为“用于 ASIC 或 FPGA 中的预先设计好的电路功能模块”。简而言之，这里的 IP 即电 路功能模块。 IP 核在数字电路中常用于比较复杂的功能模块（如 FIFO、 RAM、 FIR 滤波 器、 SDRAM 控制器、 PCIE 接口等）设计成参数可修改的模块，让其他用户可以直接调用 这些模块。随着设计规模增大，复杂度提高，使用 IP 核可以提高开发效率，减少设计和调

  3. 所属分类：深度学习

    • 发布日期：2021-03-22
    • 文件大小：5242880
    • 提供者：weixin_42488121
« 12 3 4 5 6 7 8 9 10 »