注册会员 | 设为首页 | 加入收藏夹
您好，欢迎光临本网站！[请登录] ！[注册会员]！  

搜索资源列表

  1. Altera NIOSⅡ简明教程

  2. Nios II 是一个用户可配置的通用RISC的嵌入式处理器，Altera推出的Nios II系列嵌入式处理器扩展了目前世界上最流行的软核嵌入式处理器的性能，把 Nios II嵌入到Altera的所有FPGA中，例如StratixII、Stratix、 CycloneII,Cyclone、APEX,ACEX和HardCopy系列器件中，用户可以获得超过200 DMIPS的性能，用户可以从三种处理器以及超过60个的IP核中选择所需要的， Nios II系统为用户提供了最基本的多功能性，设计师可以

  3. 所属分类：iOS

    • 发布日期：2009-09-01
    • 文件大小：2097152
    • 提供者：shatter_sky

  1. 用FPGA设计MP3个人数字播放机

  2. 学习FPGA的NIOS II资料利用FPGA实现MP3数字播放机的主要接口FPGA功能，可有效地满足系统的性能、功率、价格和尺寸要求。

  3. 所属分类：硬件开发

    • 发布日期：2009-10-18
    • 文件大小：57344
    • 提供者：lcszhl

  1. Nios II 经典教程 【Word版】

  2. Nios II 是一个用户可配置的通用RISC的嵌入式处理器，Altera推出的Nios II系列嵌入式处理器扩展了目前世界上最流行的软核嵌入式处理器的性能，把Nios II嵌入到Altera的所有FPGA中，例如StratixII、Stratix、CycloneII,Cyclone、APEX,ACEX和HardCopy系列器件中，用户可以获得超过200 DMIPS的性能，用户可以从三种处理器以及超过60个的IP核中选择所需要的，Nios II系统为用户提供了最基本的多功能性，设计师可以以此来

  3. 所属分类：iOS

    • 发布日期：2010-01-10
    • 文件大小：17825792
    • 提供者：tanhaijun2007

  1. FPGA 数字频率合成

  2. 基于 Nios II 嵌入式处理器的 SOPC 技术。系统以 ALTERA 公司的 Cyclone 系列 FPGA 为数字平台，将微处理器、总线、数字频率合成器、 存储器和 I/O 接口等硬件设备集中在一片 FPGA 上，利用直接数字频率合成 （DDFS）技术、数字调制技术实现所要求波形的产生，用 FPGA 中的 ROM 储 存 DDS 所需的波形表，充分利用片上资源，提高了系统的精确度、稳定性和抗 干扰性。

  3. 所属分类：硬件开发

  1. 基于FPGA的步进电机正弦波细分驱动器设计

  2. 本设计应用Altera 公司的Cyclone II系列的FPGA（现场可编程门阵列）实现了对步进电机正弦波可变细分控制，并在FPGA中进行了具体验证和实现。该方案综合运用了电流跟踪型SPWM技术、PI调节、片上可编程系统SOPC技术、EDA技术等。步进电机控制系统用FPGA实现了Nios II软核处理器与硬件逻辑电路集于一体，发挥了处理器的灵活性和数字逻辑电路高速性，有效地解决了步距角的高细分问题，细分数最高达4096，而且细分数可自动调节。实验表明高细分大大提高了步进电机的控制精度，降低了电

  3. 所属分类：硬件开发

    • 发布日期：2010-06-17
    • 文件大小：214016
    • 提供者：hhzzhh0502

  1. 学习Nios II的经验分享

  2. 学习nios ii的很好指导，值得一读。 本人学习NIOS 的时间不算很长，也就2 年多，开始接触NIOS 就是从我们的一个实际项目出发的，以前一直学 习逻辑的FPGA 知识。很多网友学习NIOS 之前，都或多或少的接触过其他MCU，比如51、AVR、ARM 等等， 但是为什么还要学习NIOS 呢，这之间有哪些区别呢 ？

  3. 所属分类：iOS

    • 发布日期：2010-07-23
    • 文件大小：947200
    • 提供者：oyhp052

  1. NIOS II 快速入门

  2. Nios II是一个用户可配置的通用RISC嵌入式处理器。使用Nios II处理器的用户可以根据他们的需要来调整嵌入式系统的特性、性能以及成本，快速使得产品推向市场，扩展产品的生命周期，并且避免处理器的更新换代。

  3. 所属分类：硬件开发

    • 发布日期：2010-11-03
    • 文件大小：746496
    • 提供者：johnbarry

  1. 一种基于FPGA／SOPC的逻辑分析仪设计

  2. 摘要：设计一种基于FPGA／SOPC的逻辑分析仪器，通过自定义的软核把各个外围功能部件和数字逻辑电路连结在一 块FPGA中，在Nios．II软核的控制下自动实现32个通道、100 MHz采样速率、256 K存储深度的逻辑信号的采集、触发、存 储及显示等功能。文中详细介绍逻辑分析仪的SOPC设计思想和实现原理，同时叙述了采样和数据存储电路以及触发核 中序列触发的设计方法。实践表明，该设计方法是有效和切实可行的。

  3. 所属分类：硬件开发

    • 发布日期：2010-11-11
    • 文件大小：309248
    • 提供者：wc110888

  1. 基于FPGA的嵌入式快速样机平台软件设计

  2. 本文主要介绍ESIDE软件设计与实现技术。在介绍了如何使用ESIDE进行快速样机设计后，本文重点介绍ESIDE系统的核心类设计、界面设计、IP复用集成等主要实现技术。在成功移植uCLlnux到Nios II处理器并将uCLinux集成进ESIDE的基础上，本文继续对基于IP的Linux外设驱动程序自动生成方法进行了研究。

  3. 所属分类：硬件开发

    • 发布日期：2011-01-07
    • 文件大小：2097152
    • 提供者：ppcust

  1. 嵌入式处理器原理及应用――Nios系统设计和C语言编程

  2. 嵌入式系统是嵌入到对象体系中的专用计算机系统，包括硬件和软件两大部分。硬件包括处理器、存储器、输入输出接口和外部设备等，软件包括系统软件和应用软件，嵌入式系统的系统软件和应用软件紧密结合。 嵌入式处理器是嵌入式系统的核心，有硬核和软核之分。常用的嵌入式处理器硬核有ARM、MIPS、PowerPC、Intel x86和Motorola 68000等；Altera公司开发的Nios是16/32位嵌入式处理器软核。和硬核相比，软核的使用灵活方便。 Nios嵌入式处理器是可配置的通用RISC处理器，可

  3. 所属分类：硬件开发

    • 发布日期：2011-03-01
    • 文件大小：308224
    • 提供者：luno1

  1. Nios II葵花宝典－Nios II嵌入式系统设计教程

  2. 本书的结构 第一章为嵌入式开发环境的建立，包括Fedora 13的安装、Quartus II 10.0 sp1 for linux的安装、Nios II EDS 10.0 sp1 for linux的安装、ModelSim-Altera 10.0 for linux的安装、USB Blaster驱动程序的安装以及kermit的安装。 第二章为Nios II的基础应用。介绍了altera的FPGA的实现某些功能的四种基本方法，也将讲述Nios II EDS的开发过程以及一些外设的开发。 第三章介

  3. 所属分类：C

    • 发布日期：2011-05-06
    • 文件大小：3145728
    • 提供者：xuxin813

  1. 基于大规模fpga的bmp图库管理

  2. 数码相框是时尚的电子消费品，也是家庭必备的装饰品。继承了数码的时尚和传统相框的温情，用途十分广泛。 本文设计的是基于大规模FPGA的BMP图库管理，完成了数码相框的一部分功能。并且本文详细地介绍了BMP图库管理的软硬件实现，即采用Altera的CyclonII系列EP2C20F484C7作为主控芯片，内嵌32位的NiosII软核，采用SDRAM作为内存，把存储在SD卡内的二进制图片信息读入内存，并控制TFT彩色液晶，读取图片数据送到液晶上显示。整个过程的所有设备都是通过Avalon总线挂在Ni

  3. 所属分类：嵌入式

    • 发布日期：2011-05-30
    • 文件大小：3145728
    • 提供者：wuweigreat

  1. 将nios项目下载到EPCS中总结(即掉电不丢失)

  2. 将nios项目下载到EPCS中总结(即掉电不丢失) ；quartusii 使用，nios 使用

  3. 所属分类：C/C++

    • 发布日期：2011-06-08
    • 文件大小：295936
    • 提供者：renrenyouai

  1. 基于SoPC的嵌入式数字频率计设计与实现

  2. 设计基于SoPC技术的嵌入式数字频率计实现方案。该方案以Altera公司的EP1C6芯片作为设计载体, 将IP软核、NiosⅡCPU等功能模块嵌入其中, 采用硬件语言描述、参数选择配置、功能裁剪定制等多种设计方式和软硬件协同开发手段, 在单片FPGA上构建了整个测频系统硬件, 具有精度高、功耗小、成本低、体小便携、工作可靠、开发效率高等特点, 是嵌入式应用系统设计的一次有益尝试。文中详细阐述了利用集成开发平台 QuartusⅡ进行系统硬件设计和软件调试的思路与过程。

  3. 所属分类：其它

    • 发布日期：2011-06-25
    • 文件大小：1048576
    • 提供者：wxy08223202

  1. 基于FPGA的SD卡读写和擦除

  2. 通过SOPC技术嵌入NIOS软核处理器来读写SD卡，读写速度很快

  3. 所属分类：硬件开发

    • 发布日期：2011-08-25
    • 文件大小：496640
    • 提供者：studentzhouan

  1. nios全面介绍

  2. 全面介绍fpga中的nios。SOPC (System on a programmable chip：可编程芯片系统)是Altera 公司提出来的一种灵 活、高效的SOC 解决方案。它将处理器、存储器、I/O 口、LVDS、CDR 等系统设计需要的 部件，集成到一个PLD 器件上，构建成一个可编程的片上系统。

  3. 所属分类：硬件开发

    • 发布日期：2013-01-25
    • 文件大小：3145728
    • 提供者：zhuiing2009

  1. 我们学校的FPGA的课件

  2. 师资培训FPGA授课提纲 一、 概述（1天） 1． 设计成果展示（引题） 2． FPGA/CPLD开发的优势 3． 三大逻辑厂商主要器件、开发平台 4． 5种硬件描述语言 5． SOPC设计概述 二、 开发步骤（1天） 1． 软件设计 a环境建立设置 b文本设计流程 c原理图设计流程 2． 硬件设计 a利用实验室平台 b自制设备 3．测井信号分离卡开发实例 三、 VHDL语言（10天） 1． 基本结构 2． 实体设计注意点 3． VHDL语言的对象和数据类型 4． VHDL语言中的顺序语句 5

  3. 所属分类：硬件开发

    • 发布日期：2009-04-06
    • 文件大小：13631488
    • 提供者：gazer_yuol

  1. Altera FPGA NIOS II入门 -- Qsys平台之地址、中断与系统生成配置.pdf

  2. 介绍了基于Altera FPGA的 NIOS II软核处理器的知识，使用 Qsys平台创建，介绍其地址、中断与系统生成配置

  3. 所属分类：硬件开发

    • 发布日期：2018-01-20
    • 文件大小：532480
    • 提供者：sir_loong

  1. 基于FPGA-NIOS的多功能留言机设计

  2. 设计基于DE2-70平台，利用Quartus II 9．0、NIOS II9．0 IDE、Modelsim SE 6．2b等设计工具，采用软硬件协同设计、自定义指令加速等设计技术，实现了声音图像采集播放等功能，并且支持用户的管理功能。设计针对家庭用户不仅实现了用户留言功能，并且具有近乎实时的留言提醒和电子钥匙等功能，具有实用价值。

  3. 所属分类：其它

    • 发布日期：2020-10-21
    • 文件大小：288768
    • 提供者：weixin_38600432

  1. 基于FPGA和Nios系统设计的智能电子测试仪器

  2. 介绍了一款以FPGA和NIOS系统为核心设计的智能电子测试仪器。该仪器主要围绕友晶公司的Altera DE270开发板进行开发，借助直接数字频率合成(DDS)技术与FPGA芯片的可编程、易修改的特性，实现了正弦波、余弦波、三角波、方波、锯齿波5种基础波形与AM、FM、2ASK、2PSK 4种调制信号的输出，并且在LCD液晶屏上实时显示输出波形。此外，对于外部反馈信号，系统利用NiosⅡ嵌入式微处理器对信号做进一步的处理，例如波形的幅度变换、频率测量、电压测量和幅频特性分析等。该智能电子测试仪器

  3. 所属分类：其它

    • 发布日期：2020-10-16
    • 文件大小：1048576
    • 提供者：weixin_38631182
« 12 3 4 5 6 7 8 9 10 ... 14 »