注册会员 | 设为首页 | 加入收藏夹
您好，欢迎光临本网站！[请登录] ！[注册会员]！  

搜索资源列表

  1. FPGA/VHDL/Verilog/CPLD/及应用电子课件

  2. 1.1可编程逻辑器件概述 1.2 FPGA的设计方法与要求 1.3 FPGA的设计流程 1.3.5 嵌入微处理器的FPGA设计流程 1.4 FPGA的设计工具 2.1 Xilinx FPGA器件 2.1.2 SpartanⅡ和SpartanⅡE系列产品 2.2.1 FLEX系列产品 2.2.3 ACEX1K系列产品 2.2.7 Stratix系列产品 3.1 基于ISE5.2的输入方法 3.1.2 HDL语言输入 3.1.3 状态图输入 3.1.4 IP复用 3.2 基于Quartus的设计输

  3. 所属分类：硬件开发

    • 发布日期：2009-09-25
    • 文件大小：12582912
    • 提供者：ccpqpq

  1. Xlinx ISE 9.X FPGA_CPLD设计指南

  2. Xilinx ISE 9.x FPGA/CPLD设计指南 目录 （这是本书的第1页到76页，只因只能上传小于20M的文件，其它的也已上传） 第1章　FPGA设计简介　1 1.1　FPGA结构简介　2 1.1.1　总体结构　2 1.1.2　可配置逻辑块CLB　3 1.1.3　输入输出模块(Input/Output Block)　6 1.1.4　块RAM(BlockRAM)　9 1.2　最新FPGA产品──Virtex-5　10 1.2.1　Virtex-5的特点　10 1.2.2　Virtex-

  3. 所属分类：硬件开发

    • 发布日期：2009-11-27
    • 文件大小：18874368
    • 提供者：jiemizhe000

  1. Xlinx ISE 9.X FPGA_CPLD设计指南

  2. Xilinx ISE 9.x FPGA/CPLD设计指南 目录 （这是本书的第77页到140页，只因只能上传小于20M的文件，其它的也已上传） 第1章　FPGA设计简介　1 1.1　FPGA结构简介　2 1.1.1　总体结构　2 1.1.2　可配置逻辑块CLB　3 1.1.3　输入输出模块(Input/Output Block)　6 1.1.4　块RAM(BlockRAM)　9 1.2　最新FPGA产品──Virtex-5　10 1.2.1　Virtex-5的特点　10 1.2.2　Virte

  3. 所属分类：硬件开发

    • 发布日期：2009-11-27
    • 文件大小：19922944
    • 提供者：jiemizhe000

  1. 基于FPGA的QPSK调制器设计

  2. 基于QuartusII开发平台，提供完整的源代码及功能仿真结果，以及下载配置后的示波器观测结果。

  3. 所属分类：硬件开发

    • 发布日期：2009-12-24
    • 文件大小：114688
    • 提供者：chenchenchen33

  1. FPGA下载配置设计

  2. FPGA下载配置设计针对FPGA器件不同的内部结构，Altera公司提供了不同的器件配置方式。Altera FPGA的配置可通过编程器、JATG接口在线编程及Altera在线配置等方式进行。

  3. 所属分类：制造

    • 发布日期：2011-06-16
    • 文件大小：368640
    • 提供者：w1091999894

  1. FPGA下载配置电路图

  2. FPGA下载配置电路图.PCB版图,方便设计与学习使用

  3. 所属分类：硬件开发

    • 发布日期：2008-11-17
    • 文件大小：46080
    • 提供者：HUNTYI

  1. 例说FPGA之配置电路设计

  2. 我们所说的FPGA配置电路，一方面要完成从PC上把bit文件下载到FPGA或存储器的任务，另一方面则要完成FPGA上电启动时加载配置数据的任务。在开始设计FPGA的配置电路之前，我们不妨花一些篇幅简单的了解一下FPGA的配置过程和配置方式。

  3. 所属分类：其它

    • 发布日期：2020-07-18
    • 文件大小：73728
    • 提供者：weixin_38520046

  1. 基于DSP Builder的DDS设计及其FPGA实现

  2. 利用可编程逻辑芯片设计DDS的方法通常是采用VHDL语言输入和原理图法相结合来设计整个信号发生电路，这种方法通常需要调用很多模块，综合性较强，对设计者要求较高。本文利用QuartusⅡ和Matlab/Simulink之间的接口工具DSP Builder来设计整个DDS系统，DSP Builder具备一个友好的开发环境，并且和QuartusⅡ交互性强，易于使用。设计者只需简单了解VHDL描述语言，就可以直接调用已经建立好的Matlab和Simulink设计流程，通过Simulink的图形化界面进行

  3. 所属分类：其它

    • 发布日期：2020-10-21
    • 文件大小：227328
    • 提供者：weixin_38687218

  1. 利用PowerPC对多片FPGA并行配置的设计与实现

  2. 为了克服JTAG等常用FPGA配置方式存在的下载速度慢等缺点，设计了一种利用PowerPC对多片FPGA进行并行配置的方案。借助PowerPC通用输入/输出口产生控制逻辑，利用其本地总线并行下载配置数据。该方案可以选择8 bit、16 bit以及32 bit位宽下载方式，依次实现对多片FPGA的并行配置。经实测，利用JTAG口对XC6VSX475T芯片进行配置需要48 s，而采用本方案可将配置时间缩短至1 s左右，大大缩短了配置时间。

  3. 所属分类：其它

    • 发布日期：2020-10-17
    • 文件大小：232448
    • 提供者：weixin_38708707

  1. LTE标准下Turbo码编译码器的集成设计

  2. 针对固定码长Turbo码适应性差的缺点，以LTE为应用背景，提出了一种帧长可配置的Turbo编译码器的FPGA实现方案。该设计可以依据具体的信道环境和速率要求调节信息帧长，平衡译码性能和系统时延。方案采用“自顶向下”的设计思想和“自底而上”的实现方法，对Turbo编译码系统模块化设计后优化统一，经时序仿真验证后下载配置到Altera公司Stratix III系列的EP3SL150F1152C2N中。测试结果表明，系统运行稳健可靠，并具有良好的移植性；集成化一体设计，为LTE标准下Turbo码AS

  3. 所属分类：其它

    • 发布日期：2020-10-26
    • 文件大小：306176
    • 提供者：weixin_38661800

  1. EDA/PLD中的赛灵思ISE12.2设计套件强化部分可重配置FPGA技术

  2. 赛灵思公司（Xilinx, Inc.）近日宣布推出其第四代部分可重配置设计流程，以及智能时钟门控技术的多项全新强化方案，可针对Virtex-6 FPGA设计中BRAM(block-RAM)降低24%的动态功耗。设计人员即日起即可下载ISE12.2设计套件，利用其简便易用、直观的部分可重配置设计流程，进一步降低功耗和整体系统成本。同时，最新推出的ISE版本还可提供一项低成本仿真方案， 支持嵌入式设计流程。 　　赛灵思 ISE 设计套件高级市场营销总监 Tom Feist 指出：“由于系统日趋复杂

  3. 所属分类：其它

    • 发布日期：2020-11-06
    • 文件大小：81920
    • 提供者：weixin_38664989

  1. EDA/PLD中的FPGA可重复配置和测试系统的实现

  2. 从制造的角度来讲，FPGA测试是指对FPGA器件内部的逻辑块、可编程互联线、输入输出块等资源的检测。完整的FPGA测试包括两步，一是配置FPGA、然后是测试FPGA，配置FPGA是指将FPGA通过将配置数据下载编程使其内部的待测资源连接成一定的结构，在尽可能少的配置次数下保证FPGA内部资源的测试覆盖率，配置数据称为TC，配置FPGA的这部分时间在整个测试流程占很大比例；测试FPGA则是指对待测FPGA施加设计好的测试激励并回收激励，测试激励称为TS。 　　通常来说，要完成FPGA内部资源的完

  3. 所属分类：其它

    • 发布日期：2020-11-06
    • 文件大小：144384
    • 提供者：weixin_38548817

  1. 单片机与DSP中的LTE标准下Turbo码编译码器的集成设计

  2. 摘  要： 针对固定码长Turbo码适应性差的缺点，以LTE为应用背景，提出了一种帧长可配置的Turbo编译码器的FPGA实现方案。该设计可以依据具体的信道环境和速率要求调节信息帧长，平衡译码性能和系统时延。方案采用“自顶向下”的设计思想和“自底而上”的实现方法，对Turbo编译码系统模块化设计后优化统一，经时序仿真验证后下载配置到Altera公司Stratix III系列的EP3SL150F1152C2N中。测试结果表明，系统运行稳健可靠，并具有良好的移植性；集成化一体设计，为LTE标准下Tu

  3. 所属分类：其它

    • 发布日期：2020-11-05
    • 文件大小：281600
    • 提供者：weixin_38683895

  1. EDA/PLD中的CPLD/FPGA器件的开发过程

  2. 实现PLD器件功能最关键的技术是计算机辅助设计（CAD）。CAD技术和设计软件及开发环境对于 CPLD/FPGA的设计至关重要，尤其是FPGA器件更依赖于开发软件，CPLD/FPGA器件厂商都推出了自己的集成 开发环境（IDE），Xilinx公司最新的IDE为ISE 9.1，Altera公司的IDE为QUARTUS II。应用这些IDE软件 ，可以实施以下任务：初始的设计输人、综合、实现（包括翻译、映射、布局布线）、仿真验证及器件的 下载配置，来完成完整的设计流程，如图1所示。 图1    G

  3. 所属分类：其它

    • 发布日期：2020-11-13
    • 文件大小：56320
    • 提供者：weixin_38551431

  1. EDA/PLD中的FPGA 重复配置和测试的实现

  2. 从制造的角度来讲，FPGA测试是指对FPGA器件内部的逻辑块、可编程互联线、输入输出块等资源的检测。完整的FPGA测试包括两步，一是配置FPGA、然后是测试FPGA，配置FPGA是指将FPGA通过将配置数据下载编程使其内部的待测资源连接成一定的结构，在尽可能少的配置次数下保证FPGA内部资源的测试覆盖率，配置数据称为TC，配置FPGA的这部分时间在整个测试流程占很大比例；测试FPGA则是指对待测FPGA施加设计好的测试激励并回收激励，测试激励称为TS。 　　通常来说，要完成FPGA内部资源的完

  3. 所属分类：其它

    • 发布日期：2020-11-11
    • 文件大小：141312
    • 提供者：weixin_38518006

  1. EDA/PLD中的基于对EPCS在线编程的FPGA可重构方法

  2. 0 引言 　　可重构体系结构已经成为FPGA系统开发的研究热点，并已有许多令人瞩目的研究成果及产品应用。FPGA可重构的应用为用户提供了方便的系统升级模式，同时也实现了基于相同硬件系统的不同工作模式功能。在当今快速发展的市场环境条件下，产品是否便于现场升级，是否便于灵活使用无疑是产品能否进入市场的关键因素，FPGA的可重构设计显得尤为重要。 　　目前，很多可重构的设计方式都采用单片机、CPLD等器件直接对FPGA器件进行编程配置，从而实现系统工作模式的可重构。本设计则通过开发CPLD先对FP

  3. 所属分类：其它

    • 发布日期：2020-11-09
    • 文件大小：253952
    • 提供者：weixin_38684743

  1. EDA/PLD中的一种基于VC++程序的FPGA重配置方案设计

  2. 0  引言 　　随着大规模集成电路的快速发展，系统设计已从传统的追求大规模、高密度逐渐转向提高资源利用率，使有限的资源可以实现更大规模的逻辑设计。利用现场可编程逻辑器件FPGA的多次可编程配置特点，通过重新下载存储于存储器的不同系统数据，从而实现不同的芯片逻辑功能，可以在很大程度上提高资源利用率。原始配置FPGA的方法是硬件设计者根据需求设计生成配置数据流，然后通过专用配置芯片对FPGA进行配置，例如通过下载电缆将配置数据流存储到FPGA配置存储芯片中，该方法的整个过程需要芯片厂商的专用软件参

  3. 所属分类：其它

    • 发布日期：2020-11-07
    • 文件大小：147456
    • 提供者：weixin_38551070

  1. EDA/PLD中的赛灵思宣布推出ISE12.2强化部分可重配置FPGA技术

  2. 全球可编程平台领导厂商赛灵思公司宣布推出第四代部分可重配置设计流程，以及智能时钟门控技术的多项全新强化方案，可针对Virtex:trade_mark::registered:-6 FPGA设计中BRAM(block-RAM)降低24%的动态功耗。设计人员即日起即可下载ISE12.2设计套件，利用其简便易用、直观的部分可重配置设计流程，进一步降低功耗和整体系统成本。同时，最新推出的ISE版本还可提供一项低成本仿真方案， 支持嵌入式设计流程。 　　赛灵思 ISE 设计套件高级市场营销总监 Tom

  3. 所属分类：其它

    • 发布日期：2020-11-06
    • 文件大小：78848
    • 提供者：weixin_38516491

  1. 嵌入式系统/ARM技术中的设计PicoBlaze处理器

  2. 本节介绍的PicoBlaze处理器设计流程和设计范例采用低成本高性能的Spartan-3E器件和Spartan-3E StarterKit演示板。 　　调试完成PicoBlaze处理器模块，经过编译可以作为一个ROM的初始化文件与FPGA的bit文件下载到FPGA的配置器件中，PicoBlaze的系统构成如图1所示。设计者可以通过Xilinx网站下载XAPP213、XAPP387、XAPP627文档和KCPSM3编译工具来修改和编译汇编程序。 　　图1 Picoblaze处理器的系统构成

  3. 所属分类：其它

    • 发布日期：2020-11-17
    • 文件大小：121856
    • 提供者：weixin_38555616

  1. 嵌入式系统/ARM技术中的利用Altera增强型配置片实现FPGA动态配置

  2. 1. 引言在当今复杂数字电路设计中，大多采用以"嵌入式微控制器+FPGA"为核心的体系结构此体系结构中FPGA配置效率和灵活性的差异影响了产品的开周期和产品升级的易施性。传统的FPGA配置方案(例如调试阶段的专用下载电缆方式。成品阶段的专用配置片方式)在成本、效率、灵活性方面都存在着明显不足。针对这样的实际问题，基于嵌入式微控制器与FPGA广泛共存于复杂数字系统的背景，借鉴软件无线电"一机多能"的思想，提出了一种对现有传统FPGA配置方案硬件电路稍做调整并增加部分软件功能。即可实现FPGA动态配

  3. 所属分类：其它

    • 发布日期：2020-12-13
    • 文件大小：292864
    • 提供者：weixin_38723192
« 12 3 4 »