注册会员 | 设为首页 | 加入收藏夹
您好，欢迎光临本网站！[请登录] ！[注册会员]！  

搜索资源列表

  1. FPGA资料 VERILOG

  2. 这是一个在HDL设计中常犯的错误列表,这些错误常使得你的设计不可靠或速度较慢为了提高你的设计性能和提高速度的可靠性你必须确定你的设计通过所有的这些检查

  3. 所属分类：硬件开发

    • 发布日期：2011-05-05
    • 文件大小：111616
    • 提供者：dongd8899

  1. FPGA中常犯设计错误列表

  2. 这是一个在设计中常犯的错误列表，这些错误常使得你的设计不可靠或速度较慢，为了提高你的设计性能和提高速度的可靠性，你必须确定你的设计通过所有的这些检查。

  3. 所属分类：其它

    • 发布日期：2020-07-31
    • 文件大小：78848
    • 提供者：weixin_38552536

  1. Verilog(FPGA/CPLD)设计小技巧

  2. 以下是一个在设计中常犯的错误列表这些错误常使得你的设计不可靠或速度较慢为了提高你的设计性能和提高速度的可靠性你必须确定你的设计通过所有的这些检查 。

  3. 所属分类：其它

    • 发布日期：2020-07-27
    • 文件大小：80896
    • 提供者：weixin_38727579

  1. FPGA/CPLD设计小技巧之Verilog篇

  2. 这是一个在设计中常犯的错误列表，这些错误常使得你的设计不可靠或速度较慢，为了提高你的设计性能和提高速度的可靠性，你必须确定你的设计通过所有的这些检查 。

  3. 所属分类：其它

    • 发布日期：2020-10-26
    • 文件大小：80896
    • 提供者：weixin_38716563