注册会员 | 设为首页 | 加入收藏夹
您好，欢迎光临本网站！[请登录] ！[注册会员]！  

搜索资源列表

  1. 消除组合逻辑产生的毛刺

  2. 本文档介绍了在FPGA数字逻辑设计中组合逻辑的毛刺问题以及如何消除设计中的毛刺问题的方法，为FPGA实现高速的设计工程提供了必要的手段，减少了在设计中的误操作，提高了设计的稳定性。

  3. 所属分类：硬件开发

    • 发布日期：2010-01-27
    • 文件大小：321536
    • 提供者：fangxiang05

  1. 超高概率硬件工程师笔试题

  2. 硬件笔试题 模拟电路 1、基尔霍夫定理的内容是什么？ 基尔霍夫定律包括电流定律和电压定律 电流定律：在集总电路中，任何时刻，对任一节点，所有流出节点的支路电流的代数和恒等于零。 电压定律：在集总电路中，任何时刻，沿任一回路，所有支路电压的代数和恒等于零。 2、描述反馈电路的概念，列举他们的应用。 反馈，就是在电子系统中，把输出回路中的电量输入到输入回路中去。 反馈的类型有：电压串联负反馈、电流串联负反馈、电压并联负反馈、电流并联负反馈。 负反馈的优点：降低放大器的增益灵敏度，改变输入电阻和输出

  3. 所属分类：专业指导

    • 发布日期：2012-03-27
    • 文件大小：102400
    • 提供者：huangshuisheng

  1. FPGA入门教程.pdf

  2. 1、数字电路设计入门 2、FPGA简介 3、FPGA开发流程 4、RTL设计 5、Quartus II 设计实例 6、ModelSim和Testbench112时序逻辑电路 时序逻辑电路由时钟的上升沿或下降沿驱动工作,其实真正被时钟沿驱动的是电路中的 触发器( Register),也称为寄存器。触发器的工作原理和参数如下图 Register的原理和参数 T DQ Clk Clk old tsu:建立时间,在时钟有效沿到来之前触发器数据输入应保持稳定的时间,如果建立时 间不够,数据将不能在这个时钟

  3. 所属分类：硬件开发

    • 发布日期：2019-07-28
    • 文件大小：6291456
    • 提供者：smart_devil

  1. FPGA中消除组合逻辑的毛刺

  2. 组合逻辑在实际应用中，的确存在很多让设计者头疼的隐患，例如这里要说的毛刺。

  3. 所属分类：其它

    • 发布日期：2020-08-04
    • 文件大小：61440
    • 提供者：weixin_38710781

  1. FPGA设计中毛刺信号解析

  2. 任何组合电路、反馈电路和计数器都可能是潜在的毛刺信号发生器，但毛刺并不是对所有输入都有危害，如触发器的D输入端，只要毛刺不出现在时钟的上升沿并满足数据的建立保持时间，就不会对系统造成危害。而当毛刺信号成为系统的启动信号、控制信号、握手信号，触发器的清零信号(CLEAR)、预置信号(PRESET)、时钟输入信号(CLK)或锁存器的输入信号时就会产生逻辑错误。在实际设计过程中，应尽量避免将带有毛刺的信号直接接入对毛刺敏感的输入端上，对于产生的毛刺，应仔细分析毛刺的来源和性质，针对不同的信号，采取不同

  3. 所属分类：其它

    • 发布日期：2020-10-21
    • 文件大小：179200
    • 提供者：weixin_38652870