verilog RTL级代码编写指导（20篇精华文章）目录： Actel HDL Coding Style Guide； Advanced High-level HDL Design Techniques for Programmable Logic； Designing Safe Verilog State Machines with Synplify； fpga优秀设计的十条戒律； Guide to HDL Coding Styles for Synthesis； IEEE P1364.1

内容包括同步复位与异步复位、使用retiming提高FPGA性能、FPGA设计重利用方法、优秀设计的十条戒律、提高同步系统的运行速度、关于毛刺问题的讨论等等。

优秀设计的十条戒律( The Ten commandment of Excellent Design )

用FPGA设计数字电路时需注意的一些细节，可以借鉴参考一下。