注册会员 | 设为首页 | 加入收藏夹
您好，欢迎光临本网站！[请登录] ！[注册会员]！  

搜索资源列表

  1. FPGA入门：表面现象揭秘——逻辑关系 中

  2. 我们要用这些基本的逻辑门搭个复杂点的电路。这是边沿触发的D触发器电路。该触发器的功能是实现时钟信号clk上升沿（由0变化到1）时将输入信号D的值锁存到输出信号q。

  3. 所属分类：其它

    • 发布日期：2020-08-07
    • 文件大小：46080
    • 提供者：weixin_38686677

  1. FPGA入门：表面现象揭秘——逻辑关系

  2. 神奇的0和1，缘何能够如此的变化多端？从某种意义上看，无非就是数字本身固有的各种各样的逻辑关系在使然。在今天的数字系统中，虽然可能整个系统的不同芯片或相同芯片的不同模块之间供给电压不尽相同，有5V/3.3V/2.5V/1.8V/1.2V等等，但是从基本原理上看，无论用什么电压值代表1（通常都一致的用0V表示0），其内部逻辑运算原理都是一致的。

  3. 所属分类：其它

    • 发布日期：2020-08-14
    • 文件大小：288768
    • 提供者：weixin_38529397

  1. FPGA入门：表面现象揭秘——逻辑关系 上

  2. 神奇的0和1，缘何能够如此的变化多端？从某种意义上看，无非就是数字本身固有的各种各样的逻辑关系在使然。在今天的数字系统中，虽然可能整个系统的不同芯片或相同芯片的不同模块之间供给电压不尽相同，有5V/3.3V/2.5V/1.8V/1.2V等等，但是从基本原理上看，无论用什么电压值代表1（通常都一致的用0V表示0），其内部逻辑运算原理都是一致的。

  3. 所属分类：其它

    • 发布日期：2020-08-07
    • 文件大小：98304
    • 提供者：weixin_38710578

  1. FPGA入门：表面现象揭秘——逻辑关系 下

  2. 在今天的数字系统应用中，纯粹用组合逻辑来实现一个复杂功能的应用几乎绝迹了。时序逻辑在时钟驱动下，能够按部就班的完成各种复杂的任务，也能够非常便利的达到时序要求，并且能够解决各种异步处理带来的亚稳态问题。因此，时序逻辑设计的一些方法和手段是大家必须掌握和熟练应用的。

  3. 所属分类：其它

    • 发布日期：2020-08-07
    • 文件大小：91136
    • 提供者：weixin_38742532