您好,欢迎光临本网站![请登录][注册会员]  

搜索资源列表

  1. 降低FPGA设计功耗的方法

  2. 使用这些设计技巧和ISE功能分析工具来控制功耗
  3. 所属分类:硬件开发

    • 发布日期:2010-01-25
    • 文件大小:273408
    • 提供者:nizhenniu
  1. FPGA的功耗概念与低功耗设计研究

  2. FPGA的功耗概念与低功耗设计研究 静态功耗 动态功耗 嵌入式论文
  3. 所属分类:硬件开发

    • 发布日期:2011-03-23
    • 文件大小:51200
    • 提供者:zhangliang0710
  1. xinlinx FPGA 功耗估算工具

  2. xinlinx FPGA 功耗估算工具
  3. 所属分类:硬件开发

    • 发布日期:2012-06-09
    • 文件大小:1048576
    • 提供者:woshi168816
  1. XILINX FPGA通过智能时钟门控技术降低开关功率

  2. 介绍XILINX FPGA通过智能时钟门控技术降低开关功率
  3. 所属分类:硬件开发

    • 发布日期:2012-07-20
    • 文件大小:404480
    • 提供者:woshidongddd
  1. 降低FPGA功耗的设计技巧

  2. 降低FPGA功耗的设计技巧,很好地学习资料,你值得一看!
  3. 所属分类:硬件开发

    • 发布日期:2013-06-02
    • 文件大小:181248
    • 提供者:u010882690
  1. 降低FPGA功耗的方法

  2. 降低FPGA功耗的解决思路,降低功耗的各种方法 基于 Web 的功耗工具
  3. 所属分类:硬件开发

    • 发布日期:2014-07-03
    • 文件大小:184320
    • 提供者:mm1143
  1. 7_Series_XPE_2016_1 FPGA功耗评估

  2. 7_Series_XPE_2016_1 FPGA功耗评估
  3. 所属分类:硬件开发

    • 发布日期:2016-10-07
    • 文件大小:3145728
    • 提供者:u010058061
  1. a Fast Approach to Reduce FPGA’s Dynamic Power Consumption.pdf

  2. 介绍了FPGA 功耗的来源,从实验的角度提供了一些解决方案
  3. 所属分类:硬件开发

    • 发布日期:2008-12-08
    • 文件大小:141312
    • 提供者:li32768
  1. 分七步估算最坏情况下FPGA的功耗

  2. 本文分7步全面讲述了FPGA的功耗估计计算。在进行通信领域或者电子领域的研发过程中所使用的FPGA开发工具,对其进行功耗估计是必不可少的一个步骤。这是个很全面的功耗估计的文档,考虑到了各种情况。
  3. 所属分类:硬件开发

    • 发布日期:2018-04-19
    • 文件大小:2097152
    • 提供者:qq_39290651
  1. 降低FPGA功耗的设计技巧和ISE功能分析工具

  2. 新一代FPGA的速度变得越来越快,密度变得越来越高,逻辑资源也越来越多。那么如何才能确保功耗不随这些一起增加呢?很多设计抉择可以影响系统的功耗,这些抉择包括从显见的器件选择到细小的基于使用频率的状态机值的选择等
  3. 所属分类:硬件开发

    • 发布日期:2012-11-01
    • 文件大小:28672
    • 提供者:rainxin0417
  1. 降低FPGA功耗的设计技巧

  2. 新一代 FPGA的速度变得越来越快,密度变得越来越高,逻辑资源也越来越多。那么如何才能确保功耗不随这些一起增加呢?很多设计抉择可以影响系统的功耗,这些抉择包括从显见的器件选择到细小的基于使用频率的状态机值的选择等。
  3. 所属分类:其它

    • 发布日期:2020-07-31
    • 文件大小:101376
    • 提供者:weixin_38723105
  1. 降低FPGA功耗的设计

  2. XPower直接集成在 ISE 软件中,可提供层次化的详细的功耗显示、详细的总结报告和功耗向导,即使是新用户也可轻易上手。XPower 可接受仿真的设计活动数据,并可以 GUI 模式和批处理模式运行。
  3. 所属分类:其它

    • 发布日期:2020-08-02
    • 文件大小:96256
    • 提供者:weixin_38750861
  1. 优化FPGA功耗的设计技术

  2. 无论从微观到宏观、从延长电池寿命到减少全球变暖的温室效应等等,各种不同因素都在迅速推动系统设计人员关注节能问题。一项有关设计优先考虑事项的最新调查指出,大部分工程师已把功耗排在首位,或者是将其紧跟在性能、密度和成本之后。
  3. 所属分类:其它

    • 发布日期:2020-10-26
    • 文件大小:181248
    • 提供者:weixin_38738511
  1. EDA/PLD中的优化FPGA功耗的设计技术

  2. 无论从微观到宏观、从延长电池寿命到减少全球变暖的温室效应等等,各种不同因素都在迅速推动系统设计人员关注节能问题。一项有关设计优先考虑事项的最新调查指出,大部分工程师已把功耗排在首位,或者是将其紧跟在性能、密度和成本之后。   在功耗方面,FPGA带来了独特的挑战。系统设计人员只要能够透彻充分的了解这些挑战,以及应对挑战所需的新技术、新方法和新工具,就能够发挥基于FPGA的便携式系统的部署优势。随着业界越来越多地采用FPGA,为更广泛的应用产品提供灵活性并加快其上市速度,这点便显得愈加重要。
  3. 所属分类:其它

    • 发布日期:2020-11-08
    • 文件大小:191488
    • 提供者:weixin_38640443
  1. EDA/PLD中的降低FPGA功耗的设计技巧和ISE功能分析工具

  2. 新一代FPGA的速度变得越来越快,密度变得越来越高,逻辑资源也越来越多。那么如何才能确保功耗不随这些一起增加呢?很多设计抉择可以影响系统的功耗,这些抉择包括从显见的器件选择到细小的基于使用频率的状态机值的选择等。       为了更好地理解本文将要讨论的设计技巧为什么能够节省功耗,我们先对功耗做一个简单介绍。       功耗包含两个因素:动态功耗和静态功耗。动态功耗是指对器件内的容性负载充放电所需的功耗。它很大程度上取决于频率、电压和负载。这三个变量中的每个变量均在您的某种控制之下。
  3. 所属分类:其它

    • 发布日期:2020-12-06
    • 文件大小:117760
    • 提供者:weixin_38649356
  1. EDA/PLD中的降低FPGA功耗的设计

  2. 使用这些设计技巧和ISE功能分析工具来控制功耗       新一代 FPGA的速度变得越来越快,密度变得越来越高,逻辑资源也越来越多。那么如何才能确保功耗不随这些一起增加呢?很多设计抉择可以影响系统的功耗,这些抉择包括从显见的器件选择到细小的基于使用频率的状态机值的选择等。      为了更好地理解本文将要讨论的设计技巧为什么能够节省功耗,我们先对功耗做一个简单介绍。     功耗包含两个因素:动态功耗和静态功耗。动态功耗是指对器件内的容性负载充放电所需的功耗。它很大程度上取决于  频率、电压和
  3. 所属分类:其它

    • 发布日期:2020-12-07
    • 文件大小:105472
    • 提供者:weixin_38707356
  1. 优化FPGA功耗的设计和实现

  2. 为设计寻找“完美”FPGA 的重要性日渐升级,其中功耗已成为主要考虑因素。功耗管理在大部分应用中都非常关键。某些标准已为单卡或者单个系统设定了功耗上限。鉴于此,设计人员必须在设计过程中更早地对功耗问题加以考虑,一般来说应该从选择 FPGA 开始。减少 FPGA 的功耗可以降低供电电压,简化电源设计和散热管理,降低对电源分配面的要求,从而简化电路板设计。低功耗还可以延长电池寿命,提高系统的可靠性(运行温度较低的系统寿命更长)。功耗挑战伴随每一代工艺技术的问世,晶体管的尺寸可依照摩尔定律不断缩小。但
  3. 所属分类:其它

    • 发布日期:2021-01-20
    • 文件大小:390144
    • 提供者:weixin_38656064
  1. 降低FPGA功耗的设计技巧和ISE功能分析工具

  2. 新一代FPGA的速度变得越来越快,密度变得越来越高,逻辑资源也越来越多。那么如何才能确保功耗不随这些一起增加呢?很多设计抉择可以影响系统的功耗,这些抉择包括从显见的器件选择到细小的基于使用频率的状态机值的选择等。       为了更好地理解本文将要讨论的设计技巧为什么能够节省功耗,我们先对功耗做一个简单介绍。       功耗包含两个因素:动态功耗和静态功耗。动态功耗是指对器件内的容性负载充放电所需的功耗。它很大程度上取决于频率、电压和负载。这三个变量中的每个变量均在您的某种控制之下。
  3. 所属分类:其它

    • 发布日期:2021-01-19
    • 文件大小:115712
    • 提供者:weixin_38590309
  1. 降低FPGA功耗的设计

  2. 使用这些设计技巧和ISE功能分析工具来控制功耗       新一代 FPGA的速度变得越来越快,密度变得越来越高,逻辑资源也越来越多。那么如何才能确保功耗不随这些一起增加呢?很多设计抉择可以影响系统的功耗,这些抉择包括从显见的器件选择到细小的基于使用频率的状态机值的选择等。      为了更好地理解本文将要讨论的设计技巧为什么能够节省功耗,我们先对功耗做一个简单介绍。     功耗包含两个因素:动态功耗和静态功耗。动态功耗是指对器件内的容性负载充放电所需的功耗。它很大程度上取决于  频率、电压和
  3. 所属分类:其它

    • 发布日期:2021-01-19
    • 文件大小:119808
    • 提供者:weixin_38645208
  1. 优化FPGA功耗的设计技术

  2. 无论从微观到宏观、从延长电池寿命到减少变暖的温室效应等等,各种不同因素都在迅速推动系统设计人员关注节能问题。一项有关设计优先考虑事项的调查指出,大部分工程师已把功耗排在首位,或者是将其紧跟在性能、密度和成本之后。   在功耗方面,FPGA带来了独特的挑战。系统设计人员只要能够透彻充分的了解这些挑战,以及应对挑战所需的新技术、新方法和新工具,就能够发挥基于FPGA的便携式系统的部署优势。随着业界越来越多地采用FPGA,为更广泛的应用产品提供灵活性并加快其上市速度,这点便显得愈加重要。   评估
  3. 所属分类:其它

    • 发布日期:2021-01-19
    • 文件大小:232448
    • 提供者:weixin_38685831
« 12 3 4 5 6 7 8 9 10 ... 50 »