注册会员 | 设为首页 | 加入收藏夹
您好，欢迎光临本网站！[请登录] ！[注册会员]！  

搜索资源列表

  1. 基于FPGA的非对称同步FIFO设计

  2. 基于FPGA的非对称同步FIFO设计

  3. 所属分类：硬件开发

    • 发布日期：2008-01-17
    • 文件大小：244736
    • 提供者：pilipili

  1. FPGA中同步FIFO的使用小结

  2. FPGA中的FIFO，分为同步FIFO，异步FIFO和双向FIFO。同步FIFO一般用于数据的缓存，异步FIFO一般用于跨时钟域的同步上。这里主要讲述用于并行图像处理的同步FIFO的使用。

  3. 所属分类：嵌入式

    • 发布日期：2011-06-04
    • 文件大小：244736
    • 提供者：jietouxiaohu

  1. 同步FIFO的Verilog代码

  2. 在实际编写verilog中，常常会用到FIFO，而FIFO的使用可以直接调用软件自带的存在模块，也可以编写源代码，这里是同步FIFO的Verilog源代码供大家使用。

  3. 所属分类：电信

    • 发布日期：2011-10-27
    • 文件大小：37888
    • 提供者：baihan1987

  1. 异步FIFO的Verilog源代

  2. 在实际编写verilog中，常常会用到FIFO，而FIFO的使用可以直接调用软件自带的存在模块，也可以编写源代码，这里是同步FIFO的Verilog源代码供大家使用。

  3. 所属分类：电信

    • 发布日期：2011-10-27
    • 文件大小：34816
    • 提供者：baihan1987

  1. 同步FIFO的FPGA设计及仿真

  2. 同步FIFO的FPGA设计及仿真

  3. 所属分类：硬件开发

    • 发布日期：2012-10-30
    • 文件大小：12582912
    • 提供者：zhudatiankong

  1. FPGA同步写CY7C68013A的VHDL代码

  2. 这是利用ISE和VHDL开发的FPGA控制Slave FIFO模式下的CY7C68013A的代码，为同步写。

  3. 所属分类：硬件开发

    • 发布日期：2013-03-21
    • 文件大小：305152
    • 提供者：zzzljb

  1. FPGA写的同步FIFO

  2. 用verilog写的同步fifo，quartus工程，modelsim仿真

  3. 所属分类：其它

    • 发布日期：2013-05-09
    • 文件大小：244736
    • 提供者：liulei200200

  1. 68013 fpga slave fifo

  2. 68013 和 FPGA 之间 slave fifo 通许，包括同步和异步，包括68013的固件代码，和fpga 的代码（verilog）。整个完善的代码，调试通过的。

  3. 所属分类：硬件开发

    • 发布日期：2013-10-25
    • 文件大小：888832
    • 提供者：jianhaoran

  1. FPGA同步FIFO代码测试文件仿真结果

  2. FPGA同步FIFO代码 测试文件 仿真结果 verilog代码 FPGA信号延迟 信号输出对齐

  3. 所属分类：硬件开发

    • 发布日期：2013-11-14
    • 文件大小：64512
    • 提供者：z845915715

  1. FPGA 同步FIFO设计

  2. 因为该设计为基本同步FIFO建模设计，在设计时仅考虑了FIFO的基本操作，该设计仍存在问题，像如在同步FIFO写操作时Full_Sig和Empty_Sig信号的同时变化问题，因区别于异步FIFO，两个信号不可同时变化.

  3. 所属分类：嵌入式

    • 发布日期：2015-07-19
    • 文件大小：102400
    • 提供者：u010367007

  1. 基于fpga实现ask调制和同步fifo的使用

  2. 本资源是基于fpga平台实现由串口接收到数据进行ask调制以后在发送给pc端，其中实现了fifo的设计，rom的设计以及ask调制

  3. 所属分类：硬件开发

    • 发布日期：2018-04-24
    • 文件大小：4194304
    • 提供者：weixin_42055001

  1. 基于FPGA同步fifo的设计

  2. 代码主要介绍一下同步fifo用verilog实现。fifo是 first input first output 的缩写，即先进先出队列，fifo一般用作不同时钟域的缓冲器。fifo根据读和写的时钟是否为同一时钟分为同步fifo和异步fifo。异步fifo相比同步fifo来说，设计更加复杂一点。本文中讲述的是同步fifo的一种设计方法。

  3. 所属分类：硬件开发

    • 发布日期：2018-05-29
    • 文件大小：449536
    • 提供者：xffjpf

  1. 基于FPGA的异步fifo的设计

  2. 这篇代码主要讲一下异步fifo的设计实现。异步fifo和同步fifo的区别主要在于读写所用的时钟是否一致。异步fifo设计因为读写所用的时钟不一致因而设计比较复杂，会涉及到读指针和写指针的同步化。 异步fifo设计主要要解决两个问题： 1）如何产生fifo的读写指针 2）如何判断fifo的空满状态

  3. 所属分类：硬件开发

    • 发布日期：2018-05-29
    • 文件大小：818176
    • 提供者：xffjpf

  1. FPGA常用的verilog代码程序

  2. FPGA代码verilog，其中包含多个常用的代码程序，非常适合初学者参考,包括FIFO\同步FIFO\FIFO设计程序\F，，乘法器\，序列检测，自然二进制码和格雷码的转换等等。。 程序 , 二进制

  3. 所属分类：硬件开发

    • 发布日期：2019-09-02
    • 文件大小：992256
    • 提供者：drjiachen

  1. 基于FPGA的数据采集系统（资料齐全，代码备注）

  2. 基于FPGA的数据采集系统。 主要实现功能流程为：首先通过串口向FPGA发送控制信号，控制DAC芯片tlv5618进行DA装换，转换的数据存在ROM中，转换开始时读取ROM中数据进行读取转换。其次用按键控制adc128s052进行模数转换100次，模数转换数据存储到FIFO中，再从FIFO中读取数据通过串口输出显示在pc上。 该系统主要包括9个模块：串口接收模块、按键消抖模块、按键控制模块、ROM模块、DAC驱动模块、ADC驱动模块、同步FIFO模块、FIFO控制模块、串

  3. 所属分类：其它

    • 发布日期：2020-05-23
    • 文件大小：11534336
    • 提供者：qq_33231534

  1. FPGA从Xilinx 的7系列学起（8）

  2. 2.7 FIFO模式在7系列中还包括专用逻辑，每个BlockRAM转换成专用的FIFO。这样的结构的最大好处在于可以不占用CLB资源，可以直接利用硅片里面专用单元，可以直接转化RAM为FIFO使用, 而且从性能上讲也比消耗逻辑资源的FIFO性能要好一点。XILINX 7系列中的FIFO是支持同步和异步读写操作，不需要时钟和数据之间有一个相位的便宜。空信号，满信号，和可以编程的空满信号都可以被用作控制FIFO的信号，从而可以实现不同的功能。同步FIFO可以消除异步FIFO的固有的不确定性。它有一个

  3. 所属分类：其它

    • 发布日期：2020-07-19
    • 文件大小：52224
    • 提供者：weixin_38723105

  1. 基于VHDL和FPGA的非对称同步FIFO设计实现

  2. 为了提高效率和降低系统设计的难度，本文采用VHDL描述语言，充分利用Xilinx公司Spartan II FPGA的系统资源，设计实现了一种非对称同步FIFO，它不仅提供数据缓冲，而且能进行数据总线宽度的转换。

  3. 所属分类：其它

    • 发布日期：2020-08-07
    • 文件大小：183296
    • 提供者：weixin_38631329

  1. 基于VHDL和FPGA的非对称同步FIFO设计实现

  2. 基于VHDL和FPGA的非对称同步FIFO设计实现,FIFO是一种常用于数据缓存的电路器件，可应用于包括高速数据采集、多处理器接口和通信中的高速缓冲等各种领域。然而在某些应用，例如在某数据采集和处理系统中，需要通过同步FIFO来连接8位A/D和16位数据总线的MCU，但

  3. 所属分类：其它

    • 发布日期：2020-10-23
    • 文件大小：75776
    • 提供者：weixin_38650379

  1. 基于FPGA的非对称同步FIFO设计

  2. FIFO是一种常用于数据缓存的电路器件，可应用于包括高速数据采集、多处理器接口和通信中的高速缓冲等各种领域。然而在某些应用，例如在某数据采集和处理系统中，需要通过同步FIFO来连接8位A/D和16位数据总线的MCU，但是由于目前同步FIFO器件的输入与输出数据总线宽度相等，不能满足这种应用，因此通常采用输入与输出数据总线宽度均为8位的同步FIFO作为它们之间的数据缓冲，并对MCU数据总线的高8位采用软件进行屏蔽，或是在同步FIFO外围增加数据锁存器及逻辑控制器件的方法解决。为了提高效率和降低系统

  3. 所属分类：其它

    • 发布日期：2020-10-19
    • 文件大小：68608
    • 提供者：weixin_38562026

  1. 基于FPGA的非对称同步FIFO设计

  2. 本文在分析了非对称同步FIFO的结构特点及其设计难点的基础上，采用VHDL描述语言，并结合FPGA，实现了一种非对称同步FIFO的设计。　　关键词：非对称同步FIFO；VHDL；FPGA；DLL；BlockRAM　　引言　　FIFO是一种常用于数据缓存的电路器件，可应用于包括高速数据采集、多处理器接口和通信中的高速缓冲等各种领域。然而在某些应用，例如在某数据采集和处理系统中，需要通过同步FIFO来连接8位A/D和16位数据总线的MCU，但是由于目前同步FIFO器件的输入与输出数据总线宽度相等，不

  3. 所属分类：其它

    • 发布日期：2021-02-03
    • 文件大小：79872
    • 提供者：weixin_38727453
« 12 3 4 »