注册会员 | 设为首页 | 加入收藏夹
您好，欢迎光临本网站！[请登录] ！[注册会员]！  

搜索资源列表

  1. 基于FPGA的数字时钟设计

  2. EDA技术在电子系统设计领域越来越普及，本设计主要利用VHDL和C语言在FPGA实验板上设计一个电子数字钟，它的计时周期为24小时，显示满刻度为23时59分59秒、。总的程序由几个各具不同功能的单元模块程序拼接而成，其中包括分频程序模块、时分秒计数模块、处理器及外设模块，并且使用QuartusII运用VHDL语言对分频和计数两个模块进行硬件电路设计和电路波形仿真，运用sopc技术嵌入内核并创建了系统所需的外部设备FLASH和SRAM软件通过使用NiosII运用C语言进行编程然后下载到硬件电路中

  3. 所属分类：C

    • 发布日期：2010-06-16
    • 文件大小：1048576
    • 提供者：mavellous1986

  1. 基于单片机的数字实时时钟的设计

  2. 1.1　方案论证与比较 方案一：基于FPGA的系统总体设计方法。为了实现:(1)显示年、月、日、时、分、秒、星期，并且可以进行调整时间；(2)可以设定闹钟和整点报时的功能，数字时钟在总体上主要分为三大部分：输入人机界面部分、FPGA核心功能部分和输出界面部分，其系统设计框图如图1-1所示。 图1-1　基于FPGA的系统设计方框图 方案二：采用单片机技术来实现数字钟的功能。系统以AT89C51单片机为核心控制器件，它除了具备微机CPU的数值计算功能外，还具有灵活强大的控制功能，以便实时检测系统的

  3. 所属分类：硬件开发

    • 发布日期：2010-08-14
    • 文件大小：1048576
    • 提供者：ck379004298

  1. EDA课程设计报告(数字电子时钟)

  2. EDA技术在硬件实现方面融合了大规模集成电路制造技术，IC版图设计技术、ASIC测 试与封装技术、FPGA /CPLD编程下载技术、自动检测技术等；EDA技术为现代电子理论和设计的表达与实现提供了可能性。在现代技术的所有领域中，纵观许多得以飞速发展的科学技术，多为计算机辅助设计，而非自动化设计。显然，最早进入设计自动化的技术领域之一是电子技术，这就是为什么电子技术始终处于所有科学技术发展最前列的原因之一。不难理解，EDA技术已不是某一学科的分支，或某种新的技能技术，应该是一门综合性学科。它融合

  3. 所属分类：讲义

    • 发布日期：2017-12-29
    • 文件大小：321536
    • 提供者：love__remember

  1. EDA课程报告（可变速时钟）

  2. 运用FPGA设计三种速度的时钟，用按键控制速度可变速数字 时钟，首先要实现数码管的显示功能，即数码管的段选和位选，还有译码；接下 来因为是变速时钟，需要三种不同的时钟信号，同时数码管的扫描显示需要一个 时钟信号，还有按键信号的取样也需要一个时钟信号，所以总共需要 5 种不同的 时钟信号，分频五次；又因为是 24 小时制，所以当秒为 59 时，分加 1，同时秒 置为 0；当秒为 59 ，分为 59 时，小时加 1，同时秒，分置为 0；当秒为 59 ， 分为 59，小时为 23 时，秒，分，时都置

  3. 所属分类：嵌入式

    • 发布日期：2018-05-29
    • 文件大小：329728
    • 提供者：yin_bu_feng

  1. 基于FPGA的Verilog语言的计时器和倒计时的系统设计

  2. 功能描述： 1.计时器：24小时计时器由2个60进制加计数器和I个24进制加计数器构成，输入CLK为1Hz(秒)的时钟，经过60进制加计数后产生1分钟的进位时钟信号，再经过60进制加计数后产生I小时的进位时钟信号送给24进制加计数器进行加计数，当加计数到达23: 59; 59后，再来一个秒脉冲，产生时的进位输出。将两个60进制加计数器和-一个24进制加计数器的输出送数码管显示，得到计时器的显示结果。其中，秒脉冲由EDA实调仪上的20MHz晶振分频得到。 2.倒计时：24小时倒计时器由2个60进

  3. 所属分类：其它

    • 发布日期：2019-07-26
    • 文件大小：1048576
    • 提供者：carzy_apple

  1. FPGA数字钟实验报告.pdf

  2. 在basys2板上实现数字钟，利用板上的微动开关作时钟的调整，LED 的闪烁作整点报时，12/24 小时显示切换，闹铃功能，清零功能，内含代码可运行，含有详细注释

  3. 所属分类：嵌入式

    • 发布日期：2019-09-24
    • 文件大小：402432
    • 提供者：weixin_44508922

  1. FPGA实现24小时显示时钟

  2. 本程序用Vivado 2019.1软件编写，适用于DIGILENT NEXYS 4开发板。 ——Likains HUST EIC 2021.3.21

  3. 所属分类：嵌入式

    • 发布日期：2021-03-21
    • 文件大小：1048576
    • 提供者：m0_51261356