注册会员 | 设为首页 | 加入收藏夹
您好，欢迎光临本网站！[请登录] ！[注册会员]！  

搜索资源列表

  1. Altera Enthernet开发资料

  2. 2410平台上dm9000a网卡驱动分析.doc dm9000a网卡驱动.doc 没有经过修改的代码dm9000a.rar 32位软核处理器NIOSII的以太网接口设计与实现.caj ALTERA DE2开发板一个网络芯片DM9000A的应用范例// DE2_Web_Server DE2板子附带的DM9000A网络IP CORE// DM9000A Design and Implementation of the lwIP TCP_IP Stack.pdf DM9000A Applicatio

  3. 所属分类：硬件开发

    • 发布日期：2013-07-26
    • 文件大小：30408704
    • 提供者：originator

  1. Xilinx FPGA工程例子及源码(第二部分)

  2. 1024点FFT快速傅立叶变换.zip (511.44 KB) AD7266的Verilog驱动程序.zip (558.32 KB) BOOTLOADER (基于Platform Flash).rar (973.98 KB) ChipScope使用示例.zip (1.06 MB) DDR SDRAM控制器verilog代码.zip (475.63 KB) DDR SDRAM控制器参考设计VHDL代码.zip (990.35 KB) DDR2 Controller.zip (303.76 KB)

  3. 所属分类：硬件开发

    • 发布日期：2017-08-03
    • 文件大小：40894464
    • 提供者：zhm11253

  1. 基于FPGA和串口通信的CRC生成与校验.zip

  2. 基于FPGA和串口通信的CRC生成与校验的实验代码，包含了发送和接收两个工程 关于实验相关内容可以看这篇博客： https://blog.csdn.net/qq_37147721/article/details/84662308#comments

  3. 所属分类：硬件开发

    • 发布日期：2019-05-13
    • 文件大小：3145728
    • 提供者：qq_37147721

  1. 计算机组成-运算器实验.zip

  2. 这是计算机组成原理的课程实验，使用Xilinx Vivado进行编写，需要下载到FPGA开发板上运行，实验要求如下： 1.基本ALU运算器功能实现+、-、&、|、~； 2.扩展功能比较运算<； 3.扩展功能有符号加法； 4.输出状态判断是否为0、是否进位、是否溢出。 附上当时的实验报告以及代码。

  3. 所属分类：硬件开发

    • 发布日期：2020-04-11
    • 文件大小：4194304
    • 提供者：fuliag1014

  1. CyclicCodeFinal.zip

  2. 信息论与编码理论实验代码，基于Altera FPGA的（7，3）循环码的verilog实现。使用Quartus13.1开发。

  3. 所属分类：硬件开发

    • 发布日期：2019-06-28
    • 文件大小：3145728
    • 提供者：qq_37930244

  1. 基于FPGA的60进制计数器.zip

  2. 基于FPGA的60进制计数器 实现功能： 基于FPGA的60进制计数器实验 部分代码： Library ieee; use ieee.std_logic_1164.all; use ieee.std_logic_unsigned.all; use ieee.std_logic_ARITH.all; --//======================================= entity clkdiv is port(clk50M:IN STD_LOGIC;--时钟20MHZ c

  3. 所属分类：其它

    • 发布日期：2020-06-04
    • 文件大小：320512
    • 提供者：Xie_01

  1. 基于FPGA的时分秒实验.zip

  2. 基于FPGA的时分秒实验 实现如下功能： 六个数码管显示，如22:49:25 （Quartus II 7.0 ） 部分代码： Library ieee; use ieee.std_logic_1164.all; use ieee.std_logic_unsigned.all; --//======================================= entity hourmins is port(clk1000:IN STD_LOGIC;--时钟1000 RST:IN STD_

  3. 所属分类：其它

    • 发布日期：2020-06-04
    • 文件大小：490496
    • 提供者：Xie_01

  1. Altera Enthernet DM9000开发资料

  2. 2410平台上dm9000a网卡驱动分析// 2410平台上dm9000a网卡驱动分析.doc dm9000a网卡驱动.doc 没有经过修改的代码dm9000a.rar 32位软核处理器NIOSII的以太网接口设计与实现.caj ALTERA DE2开发板一个网络芯片DM9000A的应用范例// DE2_Web_Server DE2板子附带的DM9000A网络IP CORE// DM9000A Design and Implementation of the lwIP

  3. 所属分类：硬件开发

    • 发布日期：2013-07-26
    • 文件大小：30408704
    • 提供者：originator

  1. FPGA实验-AM.zip

  2. 本实验利用DE2-115开发板及AD、DA扩展板实现一个数字式AM调制解调器，并要求测试调制解调器的功能和解调性能。ADDA扩展板是 利用HSMC接口进行扩展的子卡，相当于FPGA的一个外设。 2)扩展板提供两路65M，14位采样分辨率的ADC以及两路125M，14位采样精度的DAC。将设计好的AM调制器代码下载到演示板，调制信号由FPGA内部产生，设置调参数，包括载波频率，调制信号频率，调制指数。用示波器观察DAC

  3. 所属分类：专业指导

    • 发布日期：2020-10-17
    • 文件大小：153092096
    • 提供者：luolaihua2018

  1. 北邮数字逻辑课程设计FPGA代码.zip

  2. 电子钟、药片装瓶系统FPGA扩展实验，仅供学弟学妹参考，禁止直接当作大作业提交。电子钟、药片装瓶系统FPGA扩展实验，仅供学弟学妹参考，禁止直接当作大作业提交

  3. 所属分类：讲义

    • 发布日期：2020-12-11
    • 文件大小：4194304
    • 提供者：CatSeven7

  1. FPGA实验代码.zip

  2. fpga实验代码，芯片型号为EP4CE6F17C8，配套开发板AX301。实现功能：全加器、2选1多路选择器、20进制计数器、正弦波发生器、3-8数码管译码器。是EDA专业课实验的绝佳代码。

  3. 所属分类：嵌入式

    • 发布日期：2021-01-02
    • 文件大小：25165824
    • 提供者：qq_31963169