注册会员 | 设为首页 | 加入收藏夹
您好，欢迎光临本网站！[请登录] ！[注册会员]！  

搜索资源列表

  1. 基于DE2的LCD图形显示设计

  2. DE2是Altera公司针对大学教学及研究机构推出的FPGA多媒体开发平台。DE2开发平台选用的FPGA是CycloneII系列FPGA中的EP2C35F672C6,通过对DE2的学习，我们能够迅速理解和掌握实时多媒体工业产品设计的技巧，并进行系统设计的验证。DE2平台的设计和制造完全按照工业产品标准进行，可靠性很高。本文利用处理器FPGA与液晶显示模块的图形显示的编程技术,并以点阵为320×RGB×240的TFT LCD模块D036THEA1为例,研究了FPGA与液晶显示模块的图形显示技术。

  3. 所属分类：硬件开发

    • 发布日期：2010-05-13
    • 文件大小：1000448
    • 提供者：terminator88

  1. 关于sopc设计实验指导特例

  2. SOPC开发平台主芯片采用Altera Cyclone系列60万门、封装为P240的FPGA。板上SRAM最大512K×8Bit， FLASH最大为2M×8Bit。支持Niose II 32位微处理器IP和其它外围IP。核心板通过两个高速互连接口与扩展板相连。扩展板上资源丰富，接口涵盖了与计算机交互的绝大部分接口，能满足教学、学习与研究、电子设计大赛等需要。下面分别是各功能模块的介绍。

  3. 所属分类：硬件开发

    • 发布日期：2010-08-27
    • 文件大小：3145728
    • 提供者：lyw7568407

  1. LDPC编码算法研究及其FPGA实现

  2. LDPC编码算法研究及其在FPGA开发板上的设计与实现

  3. 所属分类：硬件开发

    • 发布日期：2011-03-21
    • 文件大小：2097152
    • 提供者：jixiang1119

  1. FPGA开发板设计与研究

  2. FPGA开发板设计与研究,FPGA初学者的好帮手

  3. 所属分类：硬件开发

    • 发布日期：2012-05-31
    • 文件大小：1048576
    • 提供者：zhujun051512

  1. 基于FPGA和DSP的车牌识别系统的硬件设计与实现

  2. 随着交通工具的迅猛发展,智能交通系统( Intelligent Transportation Systems ,简称ITS) 在交通管理中受到广泛的关注。而在ITS中,车牌识别(LicensePlate Recognition ,简称LPR)是其核心技术。车牌识别系统主要由数据采集和车牌识别算法两个部分组成。由于车牌清晰程度、摄像机性能、气候条件等因素的影响,牌照中的字符可能出现不清楚、扭曲、缺损或污迹干扰,这都给识别造成一定难度。因此,在复杂背景中快速准确地进行车牌定位成为车牌识别系统的难点

  3. 所属分类：硬件开发

    • 发布日期：2013-02-25
    • 文件大小：1048576
    • 提供者：pengwangguo

  1. ba于FPGA的光谱探测实时数据处理系统研究

  2. 实时获取战场中来袭激光、大气污染物、毒气等待测物光谱分布信息，根据傅里叶光谱变换理论，研究设计了实时数据处理系统。分析了光谱探测系统结构和工作原理，采用Xilinx公司Virtex2-Pro开发板在ISEl0．1开发平台上设计了l 024点基2．FFr算法数据处理模块硬件电路，并通过了第三方仿真软件Modelsim6．3f的仿真。结果表明，FPGA实际计算l024点基2-FFT频谱分布信息与Matlab理论计算结果相同。当芯片工作在100 MHz时，完成l024点16位基2-FFT数据处理约需

  3. 所属分类：硬件开发

    • 发布日期：2014-03-09
    • 文件大小：491520
    • 提供者：sunnyapi163com

  1. Altera Enthernet DM9000开发资料

  2. 2410平台上dm9000a网卡驱动分析// 2410平台上dm9000a网卡驱动分析.doc dm9000a网卡驱动.doc 没有经过修改的代码dm9000a.rar 32位软核处理器NIOSII的以太网接口设计与实现.caj ALTERA DE2开发板一个网络芯片DM9000A的应用范例// DE2_Web_Server DE2板子附带的DM9000A网络IP CORE// DM9000A Design and Implementation of the lwIP

  3. 所属分类：硬件开发

    • 发布日期：2013-07-26
    • 文件大小：30408704
    • 提供者：originator

  1. 基于USB2.0和FPGA的图像采集、存储系统研究

  2. 图像信号的采集和处理在科学研究、工农业生产、医疗卫生、公共安全等领域得到了越来越广泛的应用,而这些工作都需要一套高速的图像系统来完成。同时图像采集也是进行图像处理、图像压缩、图像识别的基础,所以图像采集系统的研制有着重要的现实意义和价值。要对图像进行采集就需要一种高速的,能进行长时间、大吞吐量数据传送的计算机接口。USB 2.0接口就是一种符合图像采集要求的计算机接口。同时USB接口还具有支持热插拔、占用系统资源少、易于扩展、使用方便等优点。当前,计算机的许多外围设备都采用了USB接口来实现与计

  3. 所属分类：硬件开发

    • 发布日期：2010-08-16
    • 文件大小：3145728
    • 提供者：jzd19851102

  1. L-DACS1系统数字变频器的FPGA设计与实现

  2. L波段数字航空通信系统（L⁃DACS1）是一种基于正交频分复用（OFDM）技术的多载波传输方案。该系统具有频谱利用率高、抗多径干扰能力强等优点，适用于信号传输信道更复杂的民用航空地⁃空通信，并作为未来数字航空通信系统的候选系统之一。研究了L⁃DACS1系统数字变频器的设计方案，并基于现场可编程门阵列（FPGA）在Apex-CPCI⁃5610通信开发板上实现了这种方案。测试结果表明，该方案能够正确地实现数字上/下变频，能够满足L⁃DACS1系统设计要求。

  3. 所属分类：其它

    • 发布日期：2020-07-31
    • 文件大小：83968
    • 提供者：weixin_38684328

  1. 基于异构多核可编程系统的大点FFT卷积设计与实现

  2. 如今FFT卷积广泛应用于数字信号处理，并且过去几年证实了异构多核可编程系统（HMPS）的发展。另外，HMPS已经成为DSP领域的主流趋势。因此，研究基于HMPS大点FFT卷积的高效地实现显得非常重要。基于重叠相加FFT卷积方法，设计一款针对输入数据流的高效流水重叠相加滤波器。介绍了基于HMPS的大点FFT卷积实现，获得了高精度的滤波效果。此外，采用流水技术的滤波器设计，提高系统处理速度、数据吞吐率和任务并行度。基于Xilinx XC7V2000T FPGA开发板上的实验表明，参与运算的采样点越大

  3. 所属分类：其它

    • 发布日期：2020-10-16
    • 文件大小：392192
    • 提供者：weixin_38736652

  1. 基于SoC FPGA和CNN模型的动作识别系统设计

  2. 动作识别是重要的机器视觉研究领域之一。设计实现基于SoC FPGA和CNN模型的动作识别系统。设计实现流水线型LK光流计算、基于HOG与SVM的行人检测模块；设计实现动态行人检测与静态行人检测结果的融合算法，计算出目标人物所在区域；利用该区域的视频图像和光流场数据，输入CNN模型计算得到目标人物的动作识别结果; 设计指令集架构的NPU单元用于实现CNN模型计算。整个系统基于DE10-Nano开发板进行软硬件协同开发，能够识别“站立”、“行走”、“挥手”和“下蹲”等动作。该系统具有较高的识别率和较

  3. 所属分类：其它

    • 发布日期：2020-10-15
    • 文件大小：1048576
    • 提供者：weixin_38688745

  1. 嵌入式系统/ARM技术中的基于FPGA技术实现对嵌入式系统的在线监控

  2. 导读：本文旨在研究基于FPGA技术对嵌入式SoC系统进行在线监控的方法。设计了一个FPGA片上通信系统，该系统内部固化基于UART接口的Modbus通讯协议栈，可通过串口与PC上位机进行通信；且采用双口RAM作为与监控对象间共享的数据缓存区，通过中断机制实现数据的同步交换，既确保了监控数据的实时性，也避免了嵌入式系统因处理监控通信过程而带来性能损失。采用VHDL语言设计实现了通信系统的各组成部分，在Altera的cycloneII系列芯片开发板上验证了方案的可行性。     在SoC系统的

  3. 所属分类：其它

    • 发布日期：2020-10-20
    • 文件大小：180224
    • 提供者：weixin_38678796

  1. 基于FPGA的前向纠错算法

  2. 研究数字音频无线传输中的前向纠错(FEC)算法的设计及实现，对前向纠错中的主要功能模块，如RS编解码、交织器与解交织器等给出基本算法及基于现场可编程门阵列(FPGA)和硬件描述语言的解决方案。选用硬件描述语言VerilogHDL，在开发工具QuartusII4．2中完成软核的综合、布局布线和汇编，在Modelsim中进行时序仿真验证，最终下栽到开发板中进行电路验证及测试。

  3. 所属分类：其它

    • 发布日期：2020-10-19
    • 文件大小：460800
    • 提供者：weixin_38699757

  1. 基于FPGA的混合遥测数据复接技术的研究

  2. 在进行多路传输的PCM 遥测系统中，为了节省信道资源, 降低调制解调设备的复杂度, 遥测数据复接系统得到了广泛应用。混合信号处理首先需要进行数字化再交给FPGA并且与之交互。基于FPGA的数字复接系统具有模块化设计，通过建立一个组帧模型完成多路复用。最后在Quartus II集成环境下进行了系统的综合、布局布线及时序仿真。仿真结果验证了输入与输出的逻辑关系，并且下载到开发板中进行了板级验证，其功能稳定可靠。

  3. 所属分类：其它

    • 发布日期：2020-10-18
    • 文件大小：271360
    • 提供者：weixin_38656103

  1. 异构SoC图形器中可编程剪裁器的设计与实现

  2. 随着图形处理性能的不断提升，图形处理的运算量也日益增多，传统的嵌入式系统面临着挑战。解决这一问题的方案之一是运用可编程器件开发适用于嵌入式系统的图形处理器，从而提高处理速度。现代图形处理器采用各种可编程的着色处理器，虽然ASIC的速度和功耗性能优于可编程处理器，但其灵活性与可靠性却是无法与可编程处理器比拟的。采用一种带精简指令的微控制器架构，重点研究用汇编和可编程处理器协同实现平面剪裁功能，代替原来用纯硬件实现的功能，该流水线执行多指令多数据流（MIMD）。最后，使用大量的测试用例对点、线和三角

  3. 所属分类：其它

    • 发布日期：2020-10-17
    • 文件大小：484352
    • 提供者：weixin_38628926

  1. 嵌入式系统/ARM技术中的μC／GUI在Nios II嵌入式平台上的移植研究

  2. 摘要：为了使便携式心电监护仪具有友好的人机交互和方便的显示，移植了一个GUI界面系统。以DE2-70配套开发板为验证平 台，TFTLCD IP核是在QuartusⅡ9．0软件平台下，使用Verilog在FPGA上用硬件逻辑电路进行设计。该IP核是利用QuartusⅡ开发和其集成的 SOPC Builder系统开发工具而设计的。μC／GUI则是在配套开发软件NiosⅡIDE中进行移植实现。实验结果表明，μC／GUI界面系统成功运行在开 发板上，可实现窗口管理、在指定位置显示文字和显示图片等功能。

  3. 所属分类：其它

    • 发布日期：2020-11-04
    • 文件大小：498688
    • 提供者：weixin_38592134

  1. 基于软硬件协同的测量摄像机研究与实现.caj

  2. 在分析当前嵌入式测量摄像机设计架构的基础上,对比各种架构的特点,提出以DE1-SoC为平台设计基于软硬协同的测量摄像机。通过研究DE1-SoC开发板的相关知识和软硬件协同设计方法,进行系统的需求分析并给出合适的软硬件架构设计。然后在架构设计的基础之上对各个功能模块进行详细设计。在FPGA逻辑部分的设计包括:图像采集模块、图像处理模块、图像传输模块。针对桥梁挠度测量,在HPS部分的设计包括图像处理软件和人机交互设计。

  3. 所属分类：电信

    • 发布日期：2020-11-25
    • 文件大小：4194304
    • 提供者：sinat_17108685

  1. 基于LEON微处理器的SOC原型平台设计

  2. 摘要：本文首先简要介绍了LEON2微处理器，然后论述在Altera的FPGA开发板上建立基于LEON2的SOC原型平台，从硬件设计和软件结构两个方面详细介绍了设计思路。随着IC制造工艺水平的快速发展，片上系统（SOC）在ASIC设计中得到广泛应用。微处理器IP核是SOC片上系统的核心部分。但是大多数公司和研究机构没有足够的财力与人力开发自己的处理器，所以业界比较流行的做法就是购买微处理器的IP核，例如ARM核或MIPS核,但需要数十万美金的许可证费用的投入。除了昂贵的ARM核与MIPS核以外，我

  3. 所属分类：其它

    • 发布日期：2021-02-03
    • 文件大小：106496
    • 提供者：weixin_38500117

  1. 基于FPGA的数字式光端机的研究与设计

  2. 基于FPGA的数字式光端机的研究与设计、电子技术,开发板制作交流

  3. 所属分类：其它

    • 发布日期：2021-02-03
    • 文件大小：207872
    • 提供者：weixin_38704386

  1. 基于单轮循环结构的SMS4加密芯片的研究与设计

  2. 文章在分析SMS4原理的基础上提出了一种基于单轮循环结构的SMS4加密方案，通过复用单一的加密单元，经过32次循环迭代完成加密，大大减少了硬件资源的使用。该设计的开发平台是Altera公司的Quartus II 9.0，使用的FPGA（Field－Programmable Gate Array）开发板是Cyclone II EP2C8Q208C8。运行结果表明，SMS4加密芯片使用了5 268个逻辑单元和139 264位存储器资源，系统的时钟频率可以达到51.35 MHz，信息加/解密的峰值速度

  3. 所属分类：其它

    • 发布日期：2021-01-27
    • 文件大小：1048576
    • 提供者：weixin_38736562
« 12 »