注册会员 | 设为首页 | 加入收藏夹
您好，欢迎光临本网站！[请登录] ！[注册会员]！  

搜索资源列表

  1. 基于FPGA的Verilog HDL语言数字钟

  2. 基于FPGA的Verilog HDL语言数字钟基于FPGA的Verilog HDL语言数字钟基于FPGA的Verilog HDL语言数字钟基于FPGA的Verilog HDL语言数字钟

  3. 所属分类：硬件开发

    • 发布日期：2009-05-14
    • 文件大小：34816
    • 提供者：ytqcom

  1. 基于FPGA的数字钟设计报告

  2. EDA技术在电子系统设计领域越来越普及，本设计主要利用VHDL语言在EDA平台上设计一个电子数字钟，它的计时周期为24小时，显示满刻度为23时59分59秒，另外还具有校时功能和闹钟功能。总的程序由几个各具不同功能的单元模块程序拼接而成，其中包括分频程序模块、时分秒计数和设置程序模块、比较器程序模块、三输入数据选择器程序模块、译码显示程序模块和拼接程序模块。并且使用QuartusII软件进行电路波形仿真，下载到EDA实验箱进行验证。该设计采用自顶向下、混合输入方式（原理图输入—顶层文件连接和VH

  3. 所属分类：硬件开发

    • 发布日期：2009-06-10
    • 文件大小：540672
    • 提供者：shiyun123

  1. 基于FPGA的多功能数字钟

  2. 数字钟的基本功能，包括详细的Verilog语言，还有一份Word报告

  3. 所属分类：硬件开发

    • 发布日期：2009-12-28
    • 文件大小：359424
    • 提供者：liyang87311

  1. 数字钟的可编程逻辑器件实现

  2. 完整的Quartus工程，实现数字钟的全部功能，计时、整点报时、任意时刻报时、可调闹铃

  3. 所属分类：硬件开发

    • 发布日期：2009-12-29
    • 文件大小：495616
    • 提供者：engineer_wstt

  1. 数字钟verilog语言实现

  2. 这是用verilog语言实现的数字钟，以FPGA为应用平台，实现了精确计时，以及电台报时和闹钟等功能

  3. 所属分类：硬件开发

    • 发布日期：2010-01-11
    • 文件大小：657408
    • 提供者：chichimeimei

  1. EDA 设计报告（数字钟）

  2. 数字钟学习的目的是掌握各类计数器及它们相连的设计方法；掌握多个数码管显示的原理与方法；掌握FPGA技术的层次化设计方法；掌握用VHDL语言的设计思想以及整个数字系统的设计。此数字钟具有时，分，秒计数显示功能，以24小时为计数循环；能实现清零，调节小时，分钟以及整点报时的功能。 关键词：数字钟，计数器，数码管，FPGA,VHDL

  3. 所属分类：硬件开发

    • 发布日期：2010-01-17
    • 文件大小：291840
    • 提供者：dxfigo

  1. 基于FPGA的多功能数字钟设计论文

  2. 基于FPGA的多功能数字钟设计论文，本文介绍了利用EDA技术的多功能数字钟设计

  3. 所属分类：硬件开发

    • 发布日期：2010-05-19
    • 文件大小：262144
    • 提供者：Joanna21201

  1. 基于Cyclone II的多功能数字钟

  2. 基于ALTERA公司的Cyclone II系列的EP2C35F672C6编写的数字钟程序，绝对原创。其中包含调试过程中遇到的错误，以及错误解决方法记录和心得体会。

  3. 所属分类：C

    • 发布日期：2010-08-11
    • 文件大小：1048576
    • 提供者：ly627851277

  1. 基于FPGA数字钟控制器设计

  2. 利用Max+plusⅡ软件进行数字钟的设计

  3. 所属分类：硬件开发

    • 发布日期：2011-05-14
    • 文件大小：348160
    • 提供者：chenshihui120

  1. 多功能数字钟

  2. 基于DE0板的多功能数字钟，使用quartus软件编程，采用verilog语言

  3. 所属分类：C/C++

    • 发布日期：2011-10-20
    • 文件大小：2097152
    • 提供者：longbing16

  1. FPGA数字钟资料

  2. FPGA数字钟资料,资料很齐全，还有源码

  3. 所属分类：其它

    • 发布日期：2012-03-02
    • 文件大小：3145728
    • 提供者：yankunkunkun

  1. EDA FPGA 数字钟

  2. 利用QuartusII与FPGA，制作数字钟。数字钟由分频模块，计数模块、显示模块、报时模块等几部分构成，数字钟的时、分、秒由一个24进制计数器（00-23），两个60进制计数器（00-59）级联构成。以10进制计数器74160来实现时间计数单元的计数功能。利用一片7447，采用分时复用方式，连接LED数码管显示。

  3. 所属分类：专业指导

    • 发布日期：2012-04-10
    • 文件大小：585728
    • 提供者：wmbread

  1. 使用FPGA制作数字钟

  2. 使用FPGA和VHDL实现数字钟，可以对时分秒进行计时，欢迎交流学习。

  3. 所属分类：硬件开发

    • 发布日期：2012-11-09
    • 文件大小：377856
    • 提供者：zhangchengjkd

  1. 基于FPGA数字钟设计

  2. 基于FPGA的数字钟设计，运用Quartus2平台的完整工程文件。

  3. 所属分类：嵌入式

    • 发布日期：2013-01-01
    • 文件大小：1048576
    • 提供者：bianchengji

  1. 基于VHDL语言的数字钟设计 altera cyclone4芯片

  2. 这是vhdl语言编写的数字钟的实现，使用的是altera cyclone4的芯片，简单易懂

  3. 所属分类：硬件开发

    • 发布日期：2013-04-16
    • 文件大小：1048576
    • 提供者：hmx371323516

  1. 基于FPGA的多功能数字钟的设计与实现

  2. 数字钟的设计与实现相关资料，采用了现在最广泛的可编程逻辑门阵列FPGA

  3. 所属分类：软件测试

    • 发布日期：2014-04-16
    • 文件大小：301056
    • 提供者：u014748805

  1. 基于FPGA的数字钟设计

  2. 设计一个用 LED 7段显示器显示的24小时制数字钟， （1）用8个LED 显示时间，如9点25分10秒显示为，09－25－10。 （2）设置2个按键，按键SET用于工作模式选择，按键UP用于设置数值。

  3. 所属分类：硬件开发

    • 发布日期：2014-06-09
    • 文件大小：1048576
    • 提供者：lilong135984

  1. 基于fpga的数字钟设计

  2. 针对于fpga的数字钟设计，vhdl源码，课程设计必备

  3. 所属分类：硬件开发

    • 发布日期：2015-11-01
    • 文件大小：2097152
    • 提供者：baidu_24237261

  1. FPGA数字钟

  2. FPGA数字钟的课程设计VHDL源码加报告

  3. 所属分类：硬件开发

    • 发布日期：2016-04-26
    • 文件大小：5242880
    • 提供者：zcl961538920

  1. 基于NiosII的数字钟的设计实例

  2. 很好的基于NiosII CPU的设计范例，数字钟在设计中也十分实用。

  3. 所属分类：iOS

    • 发布日期：2009-02-11
    • 文件大小：378880
    • 提供者：cug20101003808
« 12 3 4 5 6 7 »