注册会员 | 设为首页 | 加入收藏夹
您好，欢迎光临本网站！[请登录] ！[注册会员]！  

搜索资源列表

  1. FPGA 时序约束的方法

  2. FPGA的时序约束，在QUARTUS中进行仿真前的一些设置，来达到时序约束的目的

  3. 所属分类：硬件开发

    • 发布日期：2009-08-26
    • 文件大小：33792
    • 提供者：jonhson3352

  1. FPGA时序分析设计约束

  2. FPGA设计约束仿真验证时序分析 欢迎下载

  3. 所属分类：硬件开发

    • 发布日期：2010-04-25
    • 文件大小：1048576
    • 提供者：zhli11

  1. FPGA的时序约束与时序分析

  2. 介绍了在FPGA开发过程中时序约束与时序分析的问题~~~值得一看

  3. 所属分类：硬件开发

    • 发布日期：2011-01-22
    • 文件大小：2097152
    • 提供者：liukai14052

  1. 赛灵思FPGA 设计时序约束指南.

  2. 赛灵思FPGA 设计时序约束指南.时序约束可以成为设计人员最好的 朋友，能帮助您快速完成设计。

  3. 所属分类：硬件开发

    • 发布日期：2012-05-23
    • 文件大小：868352
    • 提供者：nolaner

  1. 如何在FPGA设计环境中加时序约束

  2. 讲的很详细的时序约束的资料！特别是SDC约束，讲的很清楚明白

  3. 所属分类：嵌入式

    • 发布日期：2012-06-06
    • 文件大小：158720
    • 提供者：l941024324

  1. Altera-时序约束培训资料

  2. Altera的时序约束培训资料，对fpga中高级开发者进行EDA设计有帮助。

  3. 所属分类：硬件开发

    • 发布日期：2012-08-10
    • 文件大小：15728640
    • 提供者：lisq789

  1. FPGA中IO时序约束分析

  2. FPGA中IO时序约束分析， 神文！值得细读

  3. 所属分类：硬件开发

    • 发布日期：2014-10-08
    • 文件大小：1048576
    • 提供者：angelbosj

  1. LATTICE非常详细的时序约束(中文教程).pdf

  2. 网络转来的，方便大家使用, LATTICE 非常详细的时序约束(中文教程) FPGA时序约束

  3. 所属分类：硬件开发

    • 发布日期：2015-01-05
    • 文件大小：1048576
    • 提供者：yh_1988

  1. FPGA时序约束方法

  2. FPGA时序约束方法，时钟产生和分发设计指南（中文版） 完美时序

  3. 所属分类：硬件开发

    • 发布日期：2015-05-11
    • 文件大小：1048576
    • 提供者：u012864527

  1. FPGA时序约束培训PPT

  2. FPGA时序约束培训PPT,供大家学习学习

  3. 所属分类：硬件开发

    • 发布日期：2016-03-15
    • 文件大小：9437184
    • 提供者：a956969071

  1. DCM的时序约束

  2. XLINX FPGA 时序约束中出现的关于DCM中输出时钟约束的一些问题，从网上搜集的一些DCM 时序约束的讨论和相关网络讨论的整理。

  3. 所属分类：嵌入式

    • 发布日期：2018-05-22
    • 文件大小：87040
    • 提供者：plunderr

  1. FPGA时序约束权威教程

  2. 内含XILINX关于时序约束的官网文档（英文），以及两份时序约束经典透彻中文教程。

  3. 所属分类：嵌入式

    • 发布日期：2018-06-27
    • 文件大小：3145728
    • 提供者：u012824853

  1. 猫叔的FPGA时序约束教程.pdf

  2. 时序约束是fpga设计中最基本也是最重要的步骤之一，也是难点之一。

  3. 所属分类：硬件开发

    • 发布日期：2020-02-23
    • 文件大小：7340032
    • 提供者：sinat_15674025

  1. FPGA时序约束资料.rar

  2. 非常齐全的关于FPGA时序约束资料，希望对你们有帮助。

  3. 所属分类：嵌入式

    • 发布日期：2020-07-23
    • 文件大小：226492416
    • 提供者：LeeQuu

  1. 关于FPGA时序约束的6种方法

  2. 对自己的设计的实现方式越了解，对自己的设计的时序要求越了解，对目标器件的资源分布和结构越了解，对EDA工具执行约束的效果越了解，那么对设计的时序约束目标就会越清晰，相应地，设计的时序收敛过程就会更可控。

  3. 所属分类：其它

    • 发布日期：2020-07-23
    • 文件大小：79872
    • 提供者：weixin_38623919

  1. FPGA时序约束的6种方法总结

  2. 对自己的设计的实现方式越了解，对自己的设计的时序要求越了解，对目标器件的资源分布和结构越了解，对EDA工具执行约束的效果越了解，那么对设计的时序约束目标就会越清晰，相应地，设计的时序收敛过程就会更可控。

  3. 所属分类：其它

    • 发布日期：2020-07-20
    • 文件大小：79872
    • 提供者：weixin_38749305

  1. FPGA时序约束的几种方法

  2. 对自己的设计的实现方式越了解，对自己的设计的时序要求越了解，对目标器件的资源分布和结构越了解，对EDA工具执行约束的效果越了解，那么对设计的时序约束目标就会越清晰，相应地，设计的时序收敛过程就会更可控。

  3. 所属分类：其它

    • 发布日期：2020-07-25
    • 文件大小：79872
    • 提供者：weixin_38637998

  1. FPGA时序约束的6种方法

  2. 对自己的设计的实现方式越了解，对自己的设计的时序要求越了解，对目标器件的资源分布和结构越了解，对EDA工具执行约束的效果越了解，那么对设计的时序约束目标就会越清晰，相应地，设计的时序收敛过程就会更可控。

  3. 所属分类：其它

    • 发布日期：2020-08-14
    • 文件大小：79872
    • 提供者：weixin_38556822

  1. 经验总结：FPGA时序约束的6种方法

  2. 下文总结了几种进行时序约束的方法。按照从易到难的顺序排列如下

  3. 所属分类：其它

    • 发布日期：2020-08-15
    • 文件大小：79872
    • 提供者：weixin_38500222

  1. 集成电路中的工程师谈FPGA时序约束七步法

  2. 从最近一段时间工作和学习的成果中，我总结了如下几种进行时序约束的方法。按照从易到难的顺序排列如下：     0. 核心频率约束     这是最基本的，所以标号为0。     1. 核心频率约束+时序例外约束     时序例外约束包括FalsePath、MulticyclePath、MaxDelay、MinDelay。但这还不是最完整的时序约束。如果仅有这些约束的话，说明设计者的思路还局限在FPGA芯片内部。     2. 核心频率约束+时序例外约束+I/O约束     I/O约束包括

  3. 所属分类：其它

    • 发布日期：2020-10-16
    • 文件大小：82944
    • 提供者：weixin_38732842
« 12 3 4 5 6 7 8 »