注册会员 | 设为首页 | 加入收藏夹
您好，欢迎光临本网站！[请登录] ！[注册会员]！  

搜索资源列表

  1. 静态时序分析在高速FPGA设计中的应用

  2. 介绍了采用 S TA(静态时序分析)对 FPGA(现场可编程门阵列 )设计进行时序验证的基本原理, 并介绍了几种与 S TA相关联的时序约束。针对时序不满足的情况, 提出了几种常用的促进时序收敛的方法。结合设计实例,阐明了 STA在高速、 大规模 FPGA开发中的应用。实践表明, 随着数字设计复杂度的增加,在后端的时序验证环节, 与传统的动态门级时序仿真相比, 采用STA方法的优势在于可以全面、 高效地完成验证任务。

  3. 所属分类：硬件开发

    • 发布日期：2011-01-04
    • 文件大小：231424
    • 提供者：woshilaoyu

  1. FPGA入门教程.pdf

  2. 1、数字电路设计入门 2、FPGA简介 3、FPGA开发流程 4、RTL设计 5、Quartus II 设计实例 6、ModelSim和Testbench112时序逻辑电路 时序逻辑电路由时钟的上升沿或下降沿驱动工作,其实真正被时钟沿驱动的是电路中的 触发器( Register),也称为寄存器。触发器的工作原理和参数如下图 Register的原理和参数 T DQ Clk Clk old tsu:建立时间,在时钟有效沿到来之前触发器数据输入应保持稳定的时间,如果建立时 间不够,数据将不能在这个时钟

  3. 所属分类：硬件开发

    • 发布日期：2019-07-28
    • 文件大小：6291456
    • 提供者：smart_devil

  1. FPGA时序约束的几种方法

  2. 对自己的设计的实现方式越了解，对自己的设计的时序要求越了解，对目标器件的资源分布和结构越了解，对EDA工具执行约束的效果越了解，那么对设计的时序约束目标就会越清晰，相应地，设计的时序收敛过程就会更可控。

  3. 所属分类：其它

    • 发布日期：2020-07-25
    • 文件大小：79872
    • 提供者：weixin_38637998

  1. 经验总结：FPGA时序约束的6种方法

  2. 下文总结了几种进行时序约束的方法。按照从易到难的顺序排列如下

  3. 所属分类：其它

    • 发布日期：2020-08-15
    • 文件大小：79872
    • 提供者：weixin_38500222

  1. 集成电路中的工程师谈FPGA时序约束七步法

  2. 从最近一段时间工作和学习的成果中，我总结了如下几种进行时序约束的方法。按照从易到难的顺序排列如下：     0. 核心频率约束     这是最基本的，所以标号为0。     1. 核心频率约束+时序例外约束     时序例外约束包括FalsePath、MulticyclePath、MaxDelay、MinDelay。但这还不是最完整的时序约束。如果仅有这些约束的话，说明设计者的思路还局限在FPGA芯片内部。     2. 核心频率约束+时序例外约束+I/O约束     I/O约束包括

  3. 所属分类：其它

    • 发布日期：2020-10-16
    • 文件大小：82944
    • 提供者：weixin_38732842

  1. 几种进行FPGA时序约束的方法大盘点！

  2. 从近一段时间工作和学习的成果中，我总结了如下几种进行时序约束的方法。按照从易到难的顺序排列如下：　　1. 频率约束　　这是基本的，所以标号为0。　　2. 频率约束+时序例外约束　　时序例外约束包括FalsePath、MulTIcyclePath、MaxDelay、MinDelay。但这还不是完整的时序约束。如果仅有这些约束的话，说明设计者的思路还局限在FPGA芯片内部。　　3. 频率约束+时序例外约束+I/O约束　　I/O约束包括引脚分配位置、空闲引脚驱动方式、外部走线延时（InputDelay

  3. 所属分类：其它

    • 发布日期：2021-01-19
    • 文件大小：91136
    • 提供者：weixin_38744207