JPEG XR编码算法中重叠双正交变换(LBT)传统的FPGA实现都是基于线性提升结构，无时序约束，存在亚稳态、码流不受控等问题。为此，设计了一种基于FPGA时序结构的LBT变换控制器，该设计采用混合状态机，将LBT变换算子设计为时序控制结构的数据处理模块。数据处理模块通过握手信号与前后控制模块进行指令通信，并根据指令进行相应的数据处理。为了节省FPGA内部存储空间，该设计采用单RAM循环结构，由通道选择器来切换各个控制模块与RAM之间的通道。各个控制模块根据数据处理模块反馈的应答指令实时计算图