注册会员 | 设为首页 | 加入收藏夹
您好，欢迎光临本网站！[请登录] ！[注册会员]！  

搜索资源列表

  1. FPGA/CPLD数字电路设计经验分享

  2. FPGA/CPLD数字电路设计经验分享 1 数字电路设计中的几个基本概念： 1.1 建立时间和保持时间： 1.2 FPGA中的竞争和冒险现象 1.3 清除和置位信号 1.4 触发器和所存器： 2 FPGA/CPLD中的一些设计方法 2.1 FPGA设计中的同步设计 2.2 FPGA设计中的延时电路的产生： 2.3 如何提高系统的运行速度 2.5 寄存异步输入信号 2.6 FPGA/CPLD中的时钟设计

  3. 所属分类：硬件开发

    • 发布日期：2009-05-09
    • 文件大小：1048576
    • 提供者：olishuai

  1. 基于FPGA的VHDL语言的彩色线阵CCD驱动设计

  2. 基于FPGA的VHDL语言的一种CCD驱动时序的设计方法，用来对目前一些线阵CCD进行驱动，它可以产生多路时序而且频率很高，足够达到要求

  3. 所属分类：硬件开发

    • 发布日期：2010-03-20
    • 文件大小：339968
    • 提供者：wangmh199014

  1. FPGA/CPLD 数字电路设计经验分享

  2. 包括数字电路设计中的几个基本概念，FPGA/CPLD 中的一些设计方法等等

  3. 所属分类：硬件开发

    • 发布日期：2010-04-22
    • 文件大小：1048576
    • 提供者：printfire

  1. 基于FPGA 的等占空比任意整数分频器的设计

  2. 给出了一种基于FPGA 的等占空比任意整数分频电路的设计方法。首先简要介绍了FPGA 器件的特点和应用 范围, 接着讨论了一些常见整数分频的方法, 而本文运用一种新的可控分频器设计方法——脉冲周期剔除法, 主要是对半 周期进行计数, 配合时钟反相电路, 可以实现占空比50% 的任意整数分频, 分频系数由控制端给定。

  3. 所属分类：硬件开发

    • 发布日期：2010-05-18
    • 文件大小：168960
    • 提供者：lwjee

  1. 基于FPGA的数字秒表设计

  2. 本科生毕业论文(设计)开题报告书 题 目： 基于FPGA的数字秒表设计 学生姓名： *********** 学 号： ********** 专业班级： 自动化******班 指导老师： ************ 2010年 3 月 20 日 论文（设计）题目 ISP技术及其应用研究 课题目的、意义及相关研究动态： 课题设计的主要目的：运用所学的数字电子技术的基本知识和数字电子电路的设计方法，将数字电子技术的基础知识与EDA技术有机地联系起来，EDA电子仿真软件的仿真功能强大，具有完备的文件库，

  3. 所属分类：嵌入式

    • 发布日期：2010-06-16
    • 文件大小：747520
    • 提供者：sanpao2010

  1. 赛灵思FPGA设计高级技巧篇－－华为内部资料

  2. 任何事务都是一分为二的有利就有弊我们发现现在越来越多的工程师不关心自己的电路实现形式以为我只要将功能描述正确其它事情交给工具就行了在这种思想影响下工程师在用HDL语言描述电路时脑袋里没有任何电路概念或者非常模糊也不清楚自己写的代码综合出来之后是什么样子映射到芯片中又会是什么样子有没有充分利用到FPGA的一些特殊资源遇到问题立刻想到的是换速度更快容量更大的FPGA器件导致物料成本上升更为要命的是由于不了解器件结构更不了解与器件结构紧密相关的设计技巧过分依赖综合等工具工具不行自己也就束手无策导致问

  3. 所属分类：硬件开发

    • 发布日期：2010-07-16
    • 文件大小：2097152
    • 提供者：gzhengyu

  1. FPGA内部时钟处理的常见设计方法

  2. FPGA内部时钟处理的常见设计方法,FPGA时钟处理的一些方法

  3. 所属分类：硬件开发

    • 发布日期：2013-05-29
    • 文件大小：250880
    • 提供者：zss113

  1. 《FPGA设计的良好设计方法及误区》PDF课件

  2. FPGA设计的良好设计方法及误区,一些经验

  3. 所属分类：硬件开发

    • 发布日期：2015-04-23
    • 文件大小：670720
    • 提供者：qq_27639249

  1. FPGA自学笔记——设计与验证VIP版.pdf

  2. 开始有计划写这本书的时候， Altera 还叫 Altera， 还没有加入 Intel 的大家庭， Xilinx 的 ZYNQ 也才刚刚开始有人探索， Altera 大学计划第一次将亚洲创新大赛由传统的 SOPC 大赛 换成了 SOC 大赛，软核变硬核，性能翻几番。 那个时候，能出一本认认真真讲 FPGA 设计的 书， 会得到非常高的评价。 而我，则由于工作变动， 中间拖沓了半年，当半年后再来准备动 笔时，才恍然领悟到， Altera 即将成为 Intel 的可编程事业部， 基于嵌入式硬核的 S

  3. 所属分类：硬件开发

    • 发布日期：2019-09-03
    • 文件大小：16777216
    • 提供者：qq_30307853

  1. FPGA的一些设计方法

  2. FPGA 是英文Field－Programmable Gate Array的缩写，即现场可编程门阵列，它是在PAL、GAL、CPLD等可编程器件的基础上进一步发展的产物。它是作为专用集成电路（ASIC）领域中的一种半定制电路而出现的，既解决了定制电路的不足，又克服了原有可编程器件门电路数有限的缺点。

  3. 所属分类：其它

    • 发布日期：2020-08-14
    • 文件大小：79872
    • 提供者：weixin_38595606

  1. 数据转换/信号处理中的基于FPGA的高速数据采集系统的设计方案

  2. 摘要：本设计采用了以FPGA作为主控逻辑模块，从而实现了数据的硬件采集。设计中采用了自顶向下的方法，并将FPGA依据功能划分为几个模块，详细介绍了各个模块的设计方法和功能。FPGA模块设计采用VHDL语言，在QuartusⅡ中实现了软件的设计和仿真。整个系统可以实现6路最大工作频率是40kHz的模拟信号的采集和6路内部通信信号以实现自检的功能。 　　1.引言 　　传统的数据采集系统，通常采用MCU或DSP作为控制模块，来控制A/D,存储器和其他一些外围电路。这种方法编程简单，控制灵活，但缺点

  3. 所属分类：其它

    • 发布日期：2020-10-20
    • 文件大小：193536
    • 提供者：weixin_38540782

  1. 数据转换/信号处理中的基于FPGA的多普勒测振计信号采集与处理系统设计方案

  2. 摘要：为了实现激光-水声浅海地形遥感探测中水声信号的实时解调与处理，本文提出了一种基于FPGA的激光多普勒测振计信号采集与处理系统的设计方案。以Cyclone Ⅱ系列FPGA为核心控制模块，结合ADS1174模数转换芯片、DAC8551数模转换芯片和MAX3232收发芯片，实现了高速数据采集和串口通信。该方案中所设计的信号采集系统具有性能可靠、实时性强、集成度高、扩展灵活等特点，并且通过试验验证了该方案的实用性。 　　0 引言 　　传统的浅海地形测量以船只为平台，采用声纳技术进行，这种测量方

  3. 所属分类：其它

    • 发布日期：2020-10-20
    • 文件大小：246784
    • 提供者：weixin_38529436

  1. 基于FPGA的可编程电阻的设计

  2. 摘要：现在市场上的各种电阻和电阻箱有不足之处，不能满足一些研发场所的要求，为了解决这一问题，本文介绍一种基于FPGA的可直接输入阻值提供不同电阻的设计方法。FPGA通过控制继电器的吸合，从而确定与其并联的电阻

  3. 所属分类：其它

    • 发布日期：2020-10-24
    • 文件大小：134144
    • 提供者：weixin_38616120

  1. 基于FPGA 的高阶全数字锁相环的设计与实现

  2. 提出了一种实现高阶全数字锁相环的新方法。该锁相环以数字比例积分控制取代了传统的一些数字环路滤波控制方法，具有电路结构简单、控制灵活、跟踪精度高、环路性能好和易于集成的特点。文中介绍了该高阶全数字锁相环的系统结构和工作原理，对其性能进行了理论分析和计算机仿真。应用EDA 技术设计了该系统，并用FPGA实现了其硬件电路。仿真和硬件测试结果证实了该设计的正确性。

  3. 所属分类：其它

    • 发布日期：2020-10-24
    • 文件大小：76800
    • 提供者：weixin_38677190

  1. EDA/PLD中的基于FPGA的可编程电阻的设计

  2. 摘 要：现在市场上的各种电阻和电阻箱有不足之处，不能满足一些研发场所的要求，为了解决这一问题，本文介绍一种基于FPGA的可直接输入阻值提供不同电阻的设计方法。FPGA通过控制继电器的吸合，从而确定与其并联的电阻的接入与否，最后通过电阻的叠加得到不同阻值。介绍了该设计的工作原理及软件设计思想，并有部分仿真结果。 　　这种设计使用8421编码原则和硬件描述语言，减少了一些元器件的使用。相比于市场上的产品，其稳定性更高，抗干扰性更强，体积也更小，同时，它的操作更简便，显示更直观。 　　0 引言

  3. 所属分类：其它

    • 发布日期：2020-11-03
    • 文件大小：172032
    • 提供者：weixin_38638292

  1. EDA/PLD中的FPGA异步FIFO设计中的问题与解决办法

  2. 随着数字电子系统设计规模的扩大，一些实际应用系统中往往含有多个时钟，数据不可避免地要在不同的时钟域之间传递。如何在异步时钟之间传输数据，是数据传输中一个至关重要的问题，而采用FIFO正是解决这一问题的有效方法。异步FIFO是一种在电子系统中得到广泛应用的器件，多数情况下它都是以一个独立芯片的方式在系统中应用。本文介绍一种充分利用FPGA内部的RAM资源，在FPGA内部实现异步FIFO模块的设计方法。这种异步FIFO比外部FIFO 芯片更能提高系统的稳定性。 　　1 FIFO的基本结构和工作原理

  3. 所属分类：其它

    • 发布日期：2020-11-10
    • 文件大小：254976
    • 提供者：weixin_38636983

  1. EDA/PLD中的基于FPGA的高速数字锁相环的设计与实现

  2. 摘 要：本文提出了一种利用边沿触发鉴相缩短锁相环捕获时间的方案，并详细介绍了该方案基于FPGA的实现方法。通过对所设计的锁相环进行计算机仿真和硬件测试，表明该方案确实可以提高锁相环的捕获性能。关键词：数字锁相环(DPLL)；捕获时间；FPGA；VHDL 引言捕获时间是锁相环的一个重要参数，指的是锁相环从起始状态到达锁定状态所需时间。在一些系统中，如跳频通信系统，由于系统工作频率不断地发生快速变化(每秒几百次到几千次，甚至高达上万次)，要求锁相环能够对信号相位快速捕获。因此研究具有较短捕获时

  3. 所属分类：其它

    • 发布日期：2020-12-09
    • 文件大小：69632
    • 提供者：weixin_38607311

  1. 基于FPGA 的AES硬件实现及优化

  2. AES（Advanced Encryption Standard）是一种非常流行的对称加密算法，字节替换是AES算法中十分重要的部分。针对采用复合域方法来实现字节替换吞吐率小的问题，本文利用先计算的方法进行了5级轮内流水线设计，去除关键路径上的一些计算来降低关键路径延迟提高吞吐率。在FPGA器件Virtex-6 XC6VLX240T上，通过Xilinx ISE 14.7进行仿真实验，结果表明在面积增加相对不大的情况下，提高了吞吐率以及吞吐率/面积比。

  3. 所属分类：其它

    • 发布日期：2021-01-27
    • 文件大小：838656
    • 提供者：weixin_38599518

  1. FPGA异步FIFO设计中的问题与解决办法

  2. 随着数字电子系统设计规模的扩大，一些实际应用系统中往往含有多个时钟，数据不可避免地要在不同的时钟域之间传递。如何在异步时钟之间传输数据，是数据传输中一个至关重要的问题，而采用FIFO正是解决这一问题的有效方法。异步FIFO是一种在电子系统中得到广泛应用的器件，多数情况下它都是以一个独立芯片的方式在系统中应用。本文介绍一种充分利用FPGA内部的RAM资源，在FPGA内部实现异步FIFO模块的设计方法。这种异步FIFO比外部FIFO 芯片更能提高系统的稳定性。 　　1 FIFO的基本结构和工作原理

  3. 所属分类：其它

    • 发布日期：2021-01-19
    • 文件大小：244736
    • 提供者：weixin_38634065

  1. 基于FPGA的可编程电阻的设计

  2. 摘 要：现在市场上的各种电阻和电阻箱有不足之处，不能满足一些研发场所的要求，为了解决这一问题，本文介绍一种基于FPGA的可直接输入阻值提供不同电阻的设计方法。FPGA通过控制继电器的吸合，从而确定与其并联的电阻的接入与否，通过电阻的叠加得到不同阻值。介绍了该设计的工作原理及软件设计思想，并有部分仿真结果。 　　这种设计使用8421编码原则和硬件描述语言，减少了一些元器件的使用。相比于市场上的产品，其稳定性更高，抗干扰性更强，体积也更小，同时，它的操作更简便，显示更直观。 　　0 引言 　　

  3. 所属分类：其它

    • 发布日期：2021-01-19
    • 文件大小：211968
    • 提供者：weixin_38746018
« 12 3 4 5 6 7 »