摘要 采用数字方法和模拟方法设计了一种最大分辨率为0.15 ns级的多路脉冲延迟系统，可以实现对连续脉冲信号的高分辨率可控延迟；采用Flash FPGA克服了现有SRAM FPGA系统掉电后程序丢失的缺点，提高了系统反应速度。本系统适用于需要将输入脉冲信号进行精确延迟来产生测试或控制用的连续脉冲信号场合，具有很强的适用性。 　　在科学研究、通信和一些自动控制中，经常需要精确定时的连续脉冲信号，用于产生测试信号或控制用的时序。脉冲延迟的基本方法可分为数字方法和模拟方法。数字方法采用计数器或存储器

摘要 采用数字方法和模拟方法设计了一种分辨率为0.15 ns级的多路脉冲延迟系统，可以实现对连续脉冲信号的高分辨率可控延迟；采用Flash FPGA克服了现有SRAM FPGA系统掉电后程序丢失的缺点，提高了系统反应速度。本系统适用于需要将输入脉冲信号进行延迟来产生测试或控制用的连续脉冲信号场合，具有很强的适用性。 　　在科学研究、通信和一些自动控制中，经常需要定时的连续脉冲信号，用于产生测试信号或控制用的时序。脉冲延迟的基本方法可分为数字方法和模拟方法。数字方法采用计数器或存储器实现延迟控制