注册会员 | 设为首页 | 加入收藏夹
您好，欢迎光临本网站！[请登录] ！[注册会员]！  

搜索资源列表

  1. cordic算法的下变频

  2. 本文以软件无线电为指导，提出基于CORDIC算法利用FPGA平台数字下变频器设计方案。首先分析下变频器的结构；然后采用模块化设计思想，将数字下变频的功能模块包括数字控制振荡器、CIC抽取滤波、HBF抽取滤波器、FIR低通滤波器进行分析和FPGA的设计；最后在MATLAB/DSPBuilder下硬件仿真模块进行仿真并给出仿真结果。

  3. 所属分类：硬件开发

    • 发布日期：2010-05-09
    • 文件大小：650240
    • 提供者：chenuestc

  1. Altera DSP Builder开发资料

  2. Builder设计初步.pdf Builder设计深入.pdf DSP Builder7.2 Release Notes and Errata (PDF).pdf DSP Builder7.2 参考手册 (PDF).pdf DSP Builder7.2 用户指南(PDF).pdf DSP Builder经验.doc DSP Builder设计论文// Matlab_simulink在FPGA设计中的应用.kdh 从Simulink模型自动生成VHDL代码_省略_基于DSPBuilder的FP.

  3. 所属分类：硬件开发

    • 发布日期：2013-07-26
    • 文件大小：35651584
    • 提供者：originator

  1. WCDMA数字直放站的研究及FPGA实现

  2. 文首先介绍了WCDMA直放站数字中频的研究背景及研究意义。其次详细分析了数字中频所用到的理论基础，包括数控振荡器、数字正交混频、CIC抽取插值滤波器和FIR抽取插值滤波器等。然后重点研究了自适应干扰抵消的原理，分析了自适应干扰抵消的几种算法以及各自的性能，并在此基础上，把最基本的自适应干扰抵消算法应用于WCDMA直放站的数字中频。最后利用FPGA实现了整个数字中频系统的设计，并对加入自适应干扰抵消前后的中频系统进行了仿真。仿真结果表明，加入自适应干扰抵消，可有效地解决传统直放站中存在的自激问题

  3. 所属分类：硬件开发

    • 发布日期：2013-08-14
    • 文件大小：3145728
    • 提供者：ozuodong1234567

  1. VLSI数字信号处理-设计与实现

  2. 目 录 第一章绪论 1.1 引言 1.2本书各章内容简介 第二章计算机算术运算及其实现 2.1 引言 2.2算术运算的数的系统 2.2.1普通基数的数的系统 2.2.2带符号数字的数的系统 2.2.3定点数的表示法 2.2.4剩余数系统 2.3二进制加法器 2.3.1基本的加法／减法器 2.3.2多级进位存储加法器树 2.3.3流水线加法器 2.4二进制乘法器 2.4.1 Baugh-Wooley补码阵列乘法器的数学原理 2.4.2 8×8位Baugh-Wooley补码阵列乘法器的VHDL实

  3. 所属分类：其它

    • 发布日期：2009-02-20
    • 文件大小：3145728
    • 提供者：luofei23

  1. 基于FPGA的FIR抽取滤波器设计

  2. 用FPGA实现抽取滤波器比较复杂，主要是因为在FPGA中缺乏实现乘法运算的有效结构，现在，FPGA中集成了硬件乘法器，使FPGA在数字信号处理方面有了长足的进步。本文介绍了一种采用Xilinx公司的XC2V1000实现FIR抽取滤波器的设计方法。

  3. 所属分类：硬件开发

    • 发布日期：2009-03-07
    • 文件大小：31744
    • 提供者：shinco3006

  1. FPGA实现FIR抽取滤波器的设计

  2. 本文所介绍的基于FPGA、采用分布式算法实现FIR滤波器的方法，在提高系统运行速度和节省硬件资源方面具有很大的优势，供读者学习设计参考。

  3. 所属分类：其它

    • 发布日期：2020-08-05
    • 文件大小：70656
    • 提供者：weixin_38598613

  1. FPGA的FIR抽取滤波器设计

  2. 　　基于抽取滤波器的工作原理，本文采用XC2V1000实现了一个抽取率为2、具有线性相位的3阶FIR抽取滤波器，利用原理图和VHDL共同完成源文件设计。控制器定时向加法器、乘法器和累加器发送数据或 控制信号，实现流水线操作。

  3. 所属分类：其它

    • 发布日期：2020-08-10
    • 文件大小：101376
    • 提供者：weixin_38576779

  1. 一种低功耗64 倍降采样多级数字抽取滤波器设计

  2. 经典多级结构的数字抽取滤波器占用系统大量的功耗与面积资源，文章设计的改进型64倍降采样数字抽取滤波器采用由级联积分梳状滤波器、补偿FIR 滤波器和半带滤波器组成，在保持∑- Δ ADC 转换精度的约束下，实现了最大程度降低系统功耗与面积的设计目标。在多级级联积分梳状（CIC）滤波器的设计中，充分运用置换原则以优化各级级数并采用非递归结构实现方式，同时将多相结构运用到补偿滤波器与半带滤波器中，获得电路功耗与面积的明显降低。将∑- Δ调制器输出信号作为测试激励，通过Matlab 系统仿真、FPGA

  3. 所属分类：其它

    • 发布日期：2020-10-23
    • 文件大小：617472
    • 提供者：weixin_38607908

  1. 基于FPGA的FIR抽取滤波器设计

  2. 用FPGA实现抽取滤波器比较复杂，主要是因为在FPGA中缺乏实现乘法运算的有效结构，现在，FPGA中集成了硬件乘法器，使FPGA在数字信号处理方面有了长足的进步。本文介绍了一种采用Xilinx公司的XC2V1000实现FIR抽取滤波器的设计方法。

  3. 所属分类：其它

    • 发布日期：2020-10-19
    • 文件大小：77824
    • 提供者：weixin_38676851

  1. 基于XC2V1000型FPGA的FIR抽取滤波器的设计

  2. 现场可编程门阵列(FPGA)有着规整的内部逻辑阵列和丰富的连线资源，特别适用于数字信号处理，但长期以来，用FPGA实现抽取滤波器比较复杂，其原因主要是FPGA中缺乏实现乘法运算的有效结构。现在，FPGA集成了乘法器，使FPGA在数字信号处理方面有了长足的进步。本文介绍用Xilinx公司的XC2V1000型FPGA实现FIR抽取滤波器的设计方法。

  3. 所属分类：其它

    • 发布日期：2020-10-19
    • 文件大小：365568
    • 提供者：weixin_38592611

  1. 多通道雷达数字接收机数字下变频设计

  2. 提出一种基于时分复用原理的双频段多通道数字接收机DDC模块的设计方法，并利用FPGA的数控振荡器和FIR滤波器的IP核完成了DDC模块的设计与实现。仿真结果表明，该设计实现了数字混频、抽取和滤波的功能，与其他设计方案对比表明，本方案有效地减少了FPGA资源的使用量，降低了硬件设计的复杂度，节约了硬件成本。

  3. 所属分类：其它

    • 发布日期：2020-10-16
    • 文件大小：359424
    • 提供者：weixin_38632763

  1. 有功电能计量IP核的设计

  2. 对有功电能计量的数学模型进行了分析，给出了相应的IP核实现模型，并详细讨论了CIC抽取滤波器、IIR高通滤波器、FIR低通滤波器、数字频率变换等模块的原理与设计。利用Simulink模型进行了仿真，用VHDL作为设计语言，在QuartusII软件下完成综合和仿真，并在Altera公司的FPGA芯片CycloneII EP2C35F484C8目标板上实现设计。

  3. 所属分类：其它

    • 发布日期：2020-10-26
    • 文件大小：316416
    • 提供者：weixin_38697444

  1. FPGA实现FIR抽取滤波器的设计

  2. 采用基于分布式算法思想的方法来设计FIR滤波器，利用FDAt001设计系统参数，计算滤波器系数，同时为了要满足系统要求考虑系数的位数。根据FIR数字滤波器结构，对FIR数字滤波器的FPGA实现方法进行分析。

  3. 所属分类：其它

    • 发布日期：2020-10-24
    • 文件大小：308224
    • 提供者：weixin_38502183

  1. 单片机与DSP中的一种低功耗64 倍降采样多级数字抽取滤波器设计

  2. 摘　要：经典多级结构的数字抽取滤波器占用系统大量的功耗与面积资源，文章设计的改进型64倍降采样数字抽取滤波器采用由级联积分梳状滤波器、补偿FIR 滤波器和半带滤波器组成，在保持∑- Δ ADC 转换精度的约束下，实现了最大程度降低系统功耗与面积的设计目标。在多级级联积分梳状（CIC）滤波器的设计中，充分运用置换原则以优化各级级数并采用非递归结构实现方式，同时将多相结构运用到补偿滤波器与半带滤波器中，获得电路功耗与面积的明显降低。将∑- Δ调制器输出信号作为测试激励，通过Matlab 系统仿真、F

  3. 所属分类：其它

    • 发布日期：2020-11-03
    • 文件大小：585728
    • 提供者：weixin_38713586

  1. 单片机与DSP中的改进型CIC抽取滤波器设计与FPGA实现

  2. 抽取滤波器是∑－△模／数转换器中的重要组成部分，积分梳状滤波器经常作为第一级滤波器，用以实现抽取和低通滤波。其优点是实现时不需要乘法器电路，且系数为整数，不需要电路来存储系数，同时通过置换抽取可以使部分电路工作在较低频率，与相同滤波性能的其他FIR滤波器相比，节约了硬件开销。经过仿真，抽取率为32的一阶积分梳状滤波器第一旁瓣相对于主瓣的衰减最大约为15 dB，这样的阻带衰减根本达不到实用滤波器的设计要求。为了改变滤波性能，一般采用级联积分梳状滤波器(CIC)。但经过CIC降频滤波系统降频后会产生

  3. 所属分类：其它

    • 发布日期：2020-11-11
    • 文件大小：306176
    • 提供者：weixin_38714509

  1. 单片机与DSP中的基于XC2V1000型FPGA的FIR抽取滤波器的设计作

  2. 1 引言    抽取滤波器广泛应用在数字接收领域，是数字下变频器的核心部分。目前，抽取滤波器的实现方法有3种：单片通用数字滤波器集成电路、DSP和可编程逻辑器件。使用单片通用数字滤波器很方便，但字长和阶数的规格较少，不能完全满足实际需要。使用DSP虽然简单，但程序要顺序执行，执行速度必然慢。现场可编程门阵列(FPGA)有着规整的内部逻辑阵列和丰富的连线资源，特别适用于数字信号处理，但长期以来，用FPGA实现抽取滤波器比较复杂，其原因主要是FPGA中缺乏实现乘法运算的有效结构。现在，FPGA集成了

  3. 所属分类：其它

    • 发布日期：2020-12-10
    • 文件大小：97280
    • 提供者：weixin_38632046

  1. 单片机与DSP中的基于FPGA的FIR抽取滤波器设计

  2. 摘   要：本文介绍了FIR抽取滤波器的工作原理，重点阐述了用XC2V1000实现FIR抽取滤波器的方法，并给出了仿真波形和设计特点。关键词：FIR抽取滤波器；流水线操作；FPGA 　　用FPGA实现抽取滤波器比较复杂，主要是因为在FPGA中缺乏实现乘法运算的有效结构，现在，FPGA中集成了硬件乘法器，使FPGA在数字信号处理方面有了长足的进步。本文介绍了一种采用Xilinx公司的XC2V1000实现FIR抽取滤波器的设计方法。 具体实现结构设计　　基于抽取滤波器的工作原理，本文采用XC2V

  3. 所属分类：其它

    • 发布日期：2020-12-13
    • 文件大小：71680
    • 提供者：weixin_38556668

  1. 单片机与DSP中的基于XC2V1000型FPGA的FIR抽取滤波器的设计

  2. 摘要：介绍XC2V1000型现场可编程门阵列(FPGA)的主要特性和FIR抽取滤波器的工作原理，重点阐述用XC2V1000实现FIR抽取滤波器的方法，并给出仿真波形和设计特点。 1 引言抽取滤波器广泛应用在数字接收领域，是数字下变频器的核心部分。目前，抽取滤波器的实现方法有3种：单片通用数字滤波器集成电路、DSP和可编程逻辑器件。使用单片通用数字滤波器很方便，但字长和阶数的规格较少，不能完全满足实际需要。使用DSP虽然简单，但程序要顺序执行，执行速度必然慢。现场可编程门阵列(FPGA)有着规整的

  3. 所属分类：其它

    • 发布日期：2020-12-13
    • 文件大小：219136
    • 提供者：weixin_38697659

  1. 一种低功耗64 倍降采样多级数字抽取滤波器设计

  2. 摘　要：经典多级结构的数字抽取滤波器占用系统大量的功耗与面积资源，文章设计的改进型64倍降采样数字抽取滤波器采用由级联积分梳状滤波器、补偿FIR 滤波器和半带滤波器组成，在保持∑- Δ ADC 转换精度的约束下，实现了降低系统功耗与面积的设计目标。在多级级联积分梳状（CIC）滤波器的设计中，充分运用置换原则以优化各级级数并采用非递归结构实现方式，同时将多相结构运用到补偿滤波器与半带滤波器中，获得电路功耗与面积的明显降低。将∑- Δ调制器输出信号作为测试激励，通过Matlab 系统仿真、FPGA

  3. 所属分类：其它

    • 发布日期：2021-01-19
    • 文件大小：884736
    • 提供者：weixin_38629391

  1. 浅析FPGA和专用DSP的原理及应用

  2. FIR滤波器（图1）存储n数据单元系列，每个数据单元延迟一个附加周期。通常，这些数据单元称之为分支。每个分支与系数相乘，其结果求和产生输出。某些方法并行执行所有的乘法。更一般的方法是分为N级，用累加器从到下传递结果。这些实现方法用功能资源换取速度，取N个计算级并需要n/N个乘法器。根据系数是静态还是动态以及系数值设计，有不少其他通用的设计化方法。 　　 　　图1 典型FIR滤波器的实现 　　实现方法 　　从图像压缩到确定数据取样的频谱成分，在不同的应用中都用FFT。实现FF

  3. 所属分类：其它

    • 发布日期：2021-01-19
    • 文件大小：61440
    • 提供者：weixin_38657848