注册会员 | 设为首页 | 加入收藏夹
您好，欢迎光临本网站！[请登录] ！[注册会员]！  

搜索资源列表

  1. FPGA秒表源码-通过按键控制

  2. FPGA 秒表源码 FPGA源码 FPGA程序 通过按键控制，有可暂停计时功能

  3. 所属分类：硬件开发

    • 发布日期：2010-04-22
    • 文件大小：1048576
    • 提供者：zwcsmile

  1. 基于FPGA的数字秒表设计

  2. 本科生毕业论文(设计)开题报告书 题 目： 基于FPGA的数字秒表设计 学生姓名： *********** 学 号： ********** 专业班级： 自动化******班 指导老师： ************ 2010年 3 月 20 日 论文（设计）题目 ISP技术及其应用研究 课题目的、意义及相关研究动态： 课题设计的主要目的：运用所学的数字电子技术的基本知识和数字电子电路的设计方法，将数字电子技术的基础知识与EDA技术有机地联系起来，EDA电子仿真软件的仿真功能强大，具有完备的文件库，

  3. 所属分类：嵌入式

    • 发布日期：2010-06-16
    • 文件大小：747520
    • 提供者：sanpao2010

  1. 基于FPGA的数字秒表设计

  2. 基于FPGA的数字秒表设计，运用VHDL语言，程序代码，调试成功

  3. 所属分类：硬件开发

    • 发布日期：2010-12-30
    • 文件大小：1048576
    • 提供者：imie321

  1. 秒表程序Verilog语言编写 FPGA

  2. 本程序是我利用Quartus II软件用Verilog 语言编写的秒表程序，这是我们学校组织的 FPGA专周的设计题目。（已经下载到实验箱 实际运行通过了的；程序算法全部很简单， 方便阅读、更改，【呵呵 还是主要因为本 人能力有限】） 题目要求如下： 1．要有百分秒、秒、分、小时（我设计的是二十四小时）。 2. 要有清零按钮和暂停按钮。 3. 下载，检查功能直到正确。 4. 数显以动态扫描显示输出。（七段码数显） 【注意！注意！注意】：下载后运行.....

  3. 所属分类：硬件开发

    • 发布日期：2011-12-12
    • 文件大小：723968
    • 提供者：yyunlv

  1. EDA/SOPC 技术实验讲义

  2. 第一章 EDA_VHDL 实验/设计与电子设计竞赛 4 1-1、 应用QuartusII 完成基本组合电路设计 5 1-2. 应用QuartusII 完成基本时序电路的设计 6 1-3. 设计含异步清0 和同步时钟使能的加法计数器 7 1-4. 7 段数码显示译码器设计 8 1-5. 8 位数码扫描显示电路设计 9 1-6. 数控分频器的设计 10 1-7. 32 位并进/并出移位寄存器设计 10 1-8. 在QuartusII 中用原理图输入法设计8 位全加器 11 1-9. 在Quartu

  3. 所属分类：硬件开发

    • 发布日期：2012-04-18
    • 文件大小：3145728
    • 提供者：xiaosong89

  1. 基于FPGA的秒表（源程序）

  2. 基于FPGA的秒表（源程序），使用的是vhdl语言，主要是源程序，可以直接使用，正确的程序

  3. 所属分类：专业指导

    • 发布日期：2012-06-17
    • 文件大小：35840
    • 提供者：huang267625

  1. 用VHDL语言编写的计时秒表程序

  2. 基于FPGA，用VHDL语言编写的计时秒表程序，运行成功，可供大家参考使用。

  3. 所属分类：嵌入式

    • 发布日期：2012-09-20
    • 文件大小：2097152
    • 提供者：huoxingwen1111

  1. FPGA电子秒表设计实验报告

  2. 基于FPGA的电子秒表设计实验的综合报告，本文详细讲述了电子秒表的设计流程与开发原理，以及主体程序

  3. 所属分类：硬件开发

    • 发布日期：2014-04-18
    • 文件大小：1004544
    • 提供者：u013372095

  1. 液晶显示多功能数字钟 VHDL程序+说明书

  2. 系统功能： 1.计时，数码管显示的‘时’、‘分’、‘秒’的十进制数字显示（小时从00～23）计时器 2.星期，lcd1602显示星期：MON/TUE/WEN/THU/FRI/SAT/SUN 3.校准，具有手动校星期、校时、校分、校秒的功能。 4.秒表，显示1%秒、60秒，60分，能手动开始和停止 5.闹钟，能在设定的时间发出闹铃声。 6.整点报时，即从59分55秒起，每隔1秒钟发出一次低音“嘟”的信号，连续2次，最后一次为高音“嘀”的信号，此信号结束即达到整点，发音的同时伴有led闪烁。 7.

  3. 所属分类：硬件开发

  1. ZX_2开发板fpga秒表设计（VHDL语言，含程序工程文件和源代码文本文件）

  2. 1、秒表接口设计 技术要点： 1）秒表有共有6个输出显示，分别为百分之一秒、十分之一秒、秒、十秒、分、十分，所以共有6个计数器与之相对应，6个计数器的输出全都为BCD码输出，这样便与同显示译码器的连接。 2）开关设置秒表报警器，每10秒钟，蜂鸣器鸣响1声，发光二极管闪烁。当计时达60分钟后，蜂鸣器鸣响10声。

  3. 所属分类：嵌入式

    • 发布日期：2019-01-11
    • 文件大小：3145728
    • 提供者：kanolin

  1. 基于FPGA的电子秒表代码

  2. 基于FPGA硬件的电子秒表程序代码，能够实现闹钟、定时功能以及正常电子秒表的功能

  3. 所属分类：专业指导

    • 发布日期：2019-03-12
    • 文件大小：46080
    • 提供者：ddzzxxyy

  1. 单片机与DSP中的基于ADPCM的数字语音存储与回放系统设计方案（二）

  2. 4 程序设计 　　系统软件部分由单片机的C51语言和FPGA的Ver-ilogHDL语言组成。其中，单片机主要完成用户输入输出处理和系统的控制，FPGA主要完成需要严格时序控制（如数据采集、频谱显示）以及大规模数据计算（如FFT、ADPCM 编码）等。整个系统的设计中模块化思想贯穿始终，采用菜单键选择所用功能，系统流程图如图10 所示。 　　 　　5方案测试与结果 　　5.1 测试仪器 　　测试仪器包括直流稳压稳流电源，型号为SG1733SB3A;60M 数字存储示波器，型号为Tekt

  3. 所属分类：其它

    • 发布日期：2020-10-20
    • 文件大小：123904
    • 提供者：weixin_38732519

  1. 基于ADPCM的数字语音存储与回放系统设计方案（二）

  2. 4 程序设计 　　系统软件部分由单片机的C51语言和FPGA的Ver-ilogHDL语言组成。其中，单片机主要完成用户输入输出处理和系统的控制，FPGA主要完成需要严格时序控制（如数据采集、频谱显示）以及大规模数据计算（如FFT、ADPCM 编码）等。整个系统的设计中模块化思想贯穿始终，采用菜单键选择所用功能，系统流程图如图10 所示。 　　 　　5方案测试与结果 　　5.1 测试仪器 　　测试仪器包括直流稳压稳流电源，型号为SG1733SB3A;60M 数字存储示波器，型号为Tekt

  3. 所属分类：其它

    • 发布日期：2021-01-19
    • 文件大小：130048
    • 提供者：weixin_38553466