注册会员 | 设为首页 | 加入收藏夹
您好，欢迎光临本网站！[请登录] ！[注册会员]！  

搜索资源列表

  1. FPGA锁相环资料 个人整理权威资料

  2. 全面介绍如何在FPGA中应用锁相环，获得所需时钟。

  3. 所属分类：硬件开发

    • 发布日期：2009-07-15
    • 文件大小：946176
    • 提供者：zoujy_2009

  1. 基于 FPGA 的高阶全数字锁相环的设计与实现

  2. 提出了一种实现高阶全数字锁相环的新方法。该锁相环以数字比例积分控制取代了传统的一些数字环路滤 波控制方法，具有电路结构简单、控制灵活、跟踪精度高、环路性能好和易于集成的特点

  3. 所属分类：嵌入式

    • 发布日期：2009-08-17
    • 文件大小：315392
    • 提供者：xiaoxiaoha

  1. DLL时钟锁相环的介绍

  2. 介绍FPGA中dll时钟锁相环的作用，以及它的用法，对初学者很有用。

  3. 所属分类：硬件开发

    • 发布日期：2009-09-02
    • 文件大小：132096
    • 提供者：maqing3038776

  1. 全数字锁相环的FPGA设计

  2. 本文主要介绍，全数字锁相环的设计方法，并用fpga实现 且给出了verilog代码，仅供大家参考学习

  3. 所属分类：硬件开发

    • 发布日期：2009-11-27
    • 文件大小：89088
    • 提供者：yyw_1980

  1. 一种基于全数字锁相环的2FSK解调方法

  2. 本文研究了一种采用全数字锁相环实现频移键控FSK信号解调的新方案。该方案基于可编程门阵列FPGA器件,用一个FSK解调实例介绍了全数字锁相环和解调器设计的过程。所设计的电路通过软件验证和硬件仿真,证明电路工作准确稳定,可以满足实际要求。

  3. 所属分类：嵌入式

    • 发布日期：2010-01-19
    • 文件大小：677888
    • 提供者：zhfaji

  1. 宽频带数字锁相环的设计及基于FPGA的实现

  2. 数字锁相环(DPLL)技术在数字通信、无线电电子学等众多领域得到了极为广泛的应用。与传统的模拟电路实现的PLL相比，DPLL具有精度高、不受温度和电压影响、环路带宽和中心频率编程可调、易于构建高阶锁相环等优点。随着集成电路技术的发展，不仅能够制成频率较高的单片集成锁相环路，而且可以把整个系统集成到一个芯片上去。在基于FPGA的通信电路中，可以把全数字锁相环路作为一个功能模块嵌入FPGA中，构成片内锁相环。

  3. 所属分类：硬件开发

    • 发布日期：2010-09-20
    • 文件大小：358400
    • 提供者：AAA12505

  1. 基于FPGA数字锁相环的光伏并网控制

  2. 针对光伏并网逆变器首先提出了一种基于FPGA的数字锁相环控制方法

  3. 所属分类：硬件开发

    • 发布日期：2010-12-02
    • 文件大小：287744
    • 提供者：wangzhiyong07

  1. 智能全数字锁相环的设计

  2. 在FPGA片内实现全数字锁相环用途极广。本文在集成数字锁相环74297的基础上进行改进，设计了锁相状态检测电路，配合CPU对环路滤波参数进行动态智能配置，从而使锁相环快速进入锁定状态，在最短时间内正常工作并且提高输出频率的质量。

  3. 所属分类：电信

    • 发布日期：2011-06-30
    • 文件大小：55296
    • 提供者：daixizheng

  1. 全数字锁相环及其数控振荡器的FPGA设计.pdf

  2. 介绍了全数字锁相环工作原理，如何设计数控振荡器以及FPGA内部实现的功能结构等

  3. 所属分类：专业指导

    • 发布日期：2011-12-16
    • 文件大小：514048
    • 提供者：woshiyigexinren

  1. 基于FPGA设计数字锁相环

  2. 基于FPGA设计数字锁相环（论文）

  3. 所属分类：硬件开发

    • 发布日期：2008-07-17
    • 文件大小：501760
    • 提供者：xghvictory

  1. 锁相环的介绍

  2. 在fpga中pll，锁相环的结构和功能详细介绍，希望对大家有帮助！！

  3. 所属分类：专业指导

    • 发布日期：2012-10-30
    • 文件大小：312320
    • 提供者：shenwen2011

  1. 基于fpga的数字锁相环设计

  2. 基于fpga的数字锁相环设计 毕业设计论文 里面详细的介绍了锁相的概念和全数字锁相环的实现！！

  3. 所属分类：硬件开发

    • 发布日期：2012-12-20
    • 文件大小：446464
    • 提供者：linsheng9731

  1. 基于FPGA的数字锁相环设计

  2. 基于FPGA的数字锁相环设计

  3. 所属分类：硬件开发

    • 发布日期：2013-01-09
    • 文件大小：264192
    • 提供者：chucunda18

  1. QPSK载波同步算法的FPGA

  2. QPSK 载波同步 FPGA 锁相环参数设计 QPSK解调原理

  3. 所属分类：硬件开发

    • 发布日期：2013-06-22
    • 文件大小：541696
    • 提供者：xq5205233

  1. 基于FPGA的全数字锁相环的设计与应用

  2. 系统讲述了用FPGA实现全数字锁相环(ADPLL)的原理、方法、实现流程

  3. 所属分类：硬件开发

    • 发布日期：2013-07-17
    • 文件大小：5242880
    • 提供者：xxy123123

  1. 基于FPGA锁相环直流电机控制的研究_张文希

  2. 锁相环控制是直流电动机控制稳定性较高的一种控制方式. 针对直流电机的控制, 提出一种采用FPGA 和锁相环相结合的数字控制技术.

  3. 所属分类：C/C++

    • 发布日期：2014-01-18
    • 文件大小：253952
    • 提供者：u013511959

  1. 基于FPGA的高性能全数字锁相环设计与实现

  2. 基于FPGA的高性能全数字锁相环设计与实现，对FPGA相关设计有很大的帮助。

  3. 所属分类：硬件开发

    • 发布日期：2014-01-24
    • 文件大小：356352
    • 提供者：kim39172210

  1. FPGA数字锁相环设计

  2. 基于FPGA的全数字锁相环设计，里面有基本的设计思想设计流程介绍

  3. 所属分类：硬件开发

    • 发布日期：2015-09-22
    • 文件大小：297984
    • 提供者：kakarote012

  1. FPGA内全数字延时锁相环的设计

  2. 现场可编程门阵YSJ(FPGA)的发展已经有二十多年，从最初的1200门发展到了 目前数百万门至上千万门的单片FPGA芯片。现在，FPGA已广泛地应用于通信、 消费类电子和车用电子类等领域，但国内市场基本上是国外品牌的天下。 在高密度FPGA中，芯片上时钟分布质量变的越来越重要，时钟延迟和时钟 偏差已成为影响系统性能的重要因素。目前，为了消除FPGA芯片内的时钟延迟， 减小时钟偏差，主要有利用延时锁相环(DLL)和锁相环(PLL)两种方法，而其 各自又分为数字设计和模拟设计。虽然用模拟的方法实

  3. 所属分类：硬件开发

    • 发布日期：2018-01-10
    • 文件大小：2097152
    • 提供者：drjiachen

  1. 基于FPGA的全数字锁相环的设计

  2. 基于FPGA的全数字锁相环的设计，给出了使用verilog HDL语言对锁相环进行基于FPGA的全数字系统设计，以及对其性能进行分析和计算机仿真的具体方法。该方法采用综合仿真来对数字锁相环进行输入设计、功能时序仿真及器件编程。仿真结果表明：该方法可通过在传统数字锁相环基本结构的基础上增加自动变模控制模块来有效解决缩短捕捉时间和减小同步误差之间的矛盾。

  3. 所属分类：硬件开发

    • 发布日期：2018-09-28
    • 文件大小：190464
    • 提供者：weixin_38535285
« 12 3 4 5 6 7 8 9 10 ... 14 »