注册会员 | 设为首页 | 加入收藏夹
您好，欢迎光临本网站！[请登录] ！[注册会员]！  

搜索资源列表

  1. TI高速模数转换ADS807PCB图

  2. TI高速模数转换器ADS807的参考电路PCB图，采样速率可以高达40M！与FPGA联合使用可以设计高速的数据采集卡！项目中的经验分享哈！

  3. 所属分类：硬件开发

    • 发布日期：2012-03-03
    • 文件大小：530432
    • 提供者：dengkkk

  1. FPGA轻松实现高速IO串口-Xilinx公司技术营销部制

  2. 介绍 I/O性能极限………………………………………………......................................................…………………….....1 针对I/O的数字设计解决方案………………………………………………………………………..……….………………….1 千兆位级串行技术介绍…………………………………………………………………………………………………………..1 数字电子通信的历史……………………………………………………………………………………

  3. 所属分类：硬件开发

    • 发布日期：2012-07-21
    • 文件大小：4194304
    • 提供者：wayne1025

  1. FPGA的AD高速采样

  2. 基于FPGA的高速AD采样，在雷达设计中，需要对接收到的信号首先进行模数转换，其转换速度和准确性直接决定了之后FFT 等运算的 准确性，最终影响雷达测量精度。介绍了一种基于FPGA，利用芯片ADS7890 实现一种快速14 位串行AD 转换，对系 统的软件和硬件做了说明。硬件部分主要为ADS7890 的基本外围电路以及芯片EP2C35F672C 与其的控制连接，软 件部分利用Quartus II 8.0 编程。

  3. 所属分类：硬件开发

    • 发布日期：2012-11-23
    • 文件大小：312320
    • 提供者：zhuiing2009

  1. 基于FPGA高速并行采样技术的研究

  2. 介绍一种基于四通道 ADC 的高速交错采样设计方法以 及在 FPGA 平台 上的实 现。着重 阐述四通 道高速 采样 时钟的设计与实现、高速数据的同步接收以及采样 数据的 校正算 法。实验及 仿真结 果表明, 同 步数据 采集的结 构设计 和预 处理算法, 能良好抑制并行 ADC 输出 信号因相位偏移、时钟抖动等造成的失配误差。 关键词: 交错采样; 高速采样时钟; 同步接收 ; 信号处理

  3. 所属分类：电信

    • 发布日期：2013-01-09
    • 文件大小：453632
    • 提供者：beta500

  1. 基于FPGA的高速等效采样

  2. 基于FPGA的高速等效采样 通俗易懂 可以直接仿真，学习代码。

  3. 所属分类：硬件开发

    • 发布日期：2013-02-28
    • 文件大小：3145728
    • 提供者：zhuiing2009

  1. 利用FGGA和AD芯片采样显示

  2. 这是一个使用verilog编写的高速采样代码，适用于任何位数的采样芯片，该代码使用的是10位ads828，可采集正弦波，方波，三角波的峰值，在50M以内十分精确~50M以上也可以，开始呈线性变化，稍加处理即可~

  3. 所属分类：其它

    • 发布日期：2013-12-31
    • 文件大小：6291456
    • 提供者：pengfl2010

  1. 基于FPGA的高速并行采样技术研究

  2. 基于FPGA的高速并行采样技术研究，可以实现高速并行采样对AD

  3. 所属分类：嵌入式

    • 发布日期：2014-08-11
    • 文件大小：420864
    • 提供者：yybbond

  1. 基于FPGA的高速AD采样设计

  2. 基于FPGA的高速AD采样设计

  3. 所属分类：硬件开发

    • 发布日期：2015-03-28
    • 文件大小：831488
    • 提供者：jhr_123

  1. 基于FPGA的高速图像采集系统设计

  2. 本系统采用FPGA+RAM+USB的设计： FPGA硬件采样模块，有效降低采样时延和CPU时钟资源；独特的RAM时序控制与读写控制分离设计，增加了模块之间的独立性，降低了控制的复杂度；USB设计在实现高速率数据传输的同时又具有低成本、易安装等优点。

  3. 所属分类：其它

    • 发布日期：2020-07-25
    • 文件大小：87040
    • 提供者：weixin_38499336

  1. 数字式超声波探伤仪中高速数据采集模块设计

  2. 本文设计了一种采样速率达100 MHz的超声波采集模块，并通过FPGA对采样数据进行压缩后进行数据缓存。

  3. 所属分类：其它

    • 发布日期：2020-08-07
    • 文件大小：309248
    • 提供者：weixin_38698433

  1. 回波峰值特征声学测温及DSP+FPGA测温系统

  2. 针对声学测温高精度、实时性和抗干扰的性能要求，提出一种基于回波峰值特征统计方法测量声波飞渡介质温度的算法，设计系统采用以高速ADC模数转换芯片为外设，FPGA可编程逻辑芯片缓存高速采样数据，DSP数字信号处理器为运算核心的处理系统，对声波飞行时间ToF进行快速精确实时测量。实验结果表明，系统能准确跟踪接触式测温仪为参照的介质温度变化。与阈值法和互相关法对比，该算法适应嵌入式系统，运算速度快，抗干扰性强。

  3. 所属分类：其它

    • 发布日期：2020-10-16
    • 文件大小：408576
    • 提供者：weixin_38703468

  1. 基于4通道时间交织的FPGA高速采样系统

  2. 时间交织采样是提高模数转换器采样率的一种有效途径。为了完成时间交织采样的通道失配误差方法评估，提出并设计了一套基于4通道时间交织的FPGA高速模数转换采样系统。系统由前端模拟电路、采样阵列、多相时钟电路模块、基于FPGA的数据缓冲与修正处理模块构成。系统采样输出数据通过上传到上位机进行显示与性能指标分析。测试结果表明，该TIADC系统通过对失配误差的数字后端补偿后能稳定工作在1 GS/s采样率。其采样有效位与平均信噪比分别达到7.03 bit与44.1 dB，可以应用于采样失配修正方法的验证与评

  3. 所属分类：其它

    • 发布日期：2020-10-16
    • 文件大小：550912
    • 提供者：weixin_38547421

  1. 基于DSP+FPGA+CPLD的电力电子设备通用控制器

  2. 传统数字信号处理器（Digital Signal Processor，DSP）控制系统在中低压电力电子设备的控制和保护中已有广泛的应用，并取得了良好的控制效果，但对于高压大功率电力电子设备的控制和保护则存在不足。对此，针对高压大功率电力电子设备，设计了一种基于DSP+现场可编程门阵列（Field-Programmable Gate Array，FPGA）+复杂可编程逻辑器件（Complex Programmable Logic Device，CPLD）的通用型控制系统。其中，DSP完成系统核心算

  3. 所属分类：其它

    • 发布日期：2020-10-15
    • 文件大小：534528
    • 提供者：weixin_38735101

  1. 基于FPGA高速并行采样技术的研究

  2. 针对高速并行ADC时间交叉采样技术对多相时钟信号的高要求以及采集数据的误差，介绍了多相时钟设计的一种方法和利用FFT技术实现对增益误差的校正。通过实验仿真证明，该设计能够有效提升数据采集系统的性能。

  3. 所属分类：其它

    • 发布日期：2020-10-23
    • 文件大小：168960
    • 提供者：weixin_38727694

  1. 基于FPGA的实时无损数据压缩系统设计

  2. 在工业生产和科研中，通常要对信号进行长时间高速采样，会产生大量采样数据。在一些特殊环境下，受体积和功耗的限制，不能添加过多存储器，需要引入数据压缩技术来解决。软件压缩算法的运算量较大，需要很高的CPU运算速度和数据缓存空间，所以软件压缩一般应用在对时间要求不高的非实时压缩场合。而对运行速度有特殊要求的情况下，对数据的实时压缩一般都要用硬件实现。有损压缩之后数据进行重构，与原来的数据有所不同。多数数据采集系统因被测对象的不确定性，需要采用无损数据压缩。由于LZW无损压缩算法具有自适应特性，在对信号

  3. 所属分类：其它

    • 发布日期：2020-10-21
    • 文件大小：458752
    • 提供者：weixin_38693419

  1. EDA/PLD中的宽带数字下变频器的FPGA实现

  2. 随着软件无线电理论的日趋成熟，软件无线电技术越来越多地应用到军用或民用通信系统中。其中，数字下变频技术(DDC)是软件无线电中的核心技术之一。数字下变频工作在模拟前端输入模拟信号经模数转换之后，而在终端设备的数字信号处理之前，它主要用于实现将中频信号频谱变到零中频后，再对信号进行抽取，使采样速率变至后端数字信号处理单元所需要的处理速率。     目前随着A/D变换越来越向射频前端发展，高速采样速率对后续的数字信号处理和整个系统的协调工作带来了越来越大的压力。为了解决高速采样的大数据量与现有DS

  3. 所属分类：其它

    • 发布日期：2020-10-19
    • 文件大小：308224
    • 提供者：weixin_38737283

  1. 基于FPGA的高速时间交替采样系统

  2. 提出了一种高速高精度数据采集系统的设计。ADC高速采样基于时间交替采样结构实现，以FPGA为逻辑控制芯片，DSP为误差矫正算法处理中心。在对系统总体设计各模块进行介绍的基础上，重点分析了系统存在的偏移误差、时延误差和增益误差，并描述了一种误差矫正方法。通过实验测试，结果表明该设计能够实现1 GS/s的高速采样，并能完成明显的误差矫正。

  3. 所属分类：其它

    • 发布日期：2020-10-17
    • 文件大小：671744
    • 提供者：weixin_38575421

  1. 基于FPGA的多通道并行高速采样研究

  2. 数据采样精度和采样速率是A/D转换的重要技术指标。目前受半导体工艺技术的限制，高采样精度的A/D芯片一般具有较低的采样速率。本文提出一种时间交替ADC采样技术，通过在时域上多通道并行交替采样，使采样速率达到原来单片ADC的多倍。最后进行多路交替采样试验，结果验证了该方法的正确性。

  3. 所属分类：其它

    • 发布日期：2020-10-16
    • 文件大小：397312
    • 提供者：weixin_38575118

  1. EDA/PLD中的基于CPLD／FPGA高速数据采集系统的设计

  2. 0 引 言 　　传统的数据采集系统一般采用单片机，系统大多通过PCI总线完成数据的传输。其缺点是数学运算能力差；受限于计算机插槽数量和中断资源；不便于连接与安装；易受机箱内电磁环境的影响。这些问题遏制了基于PCI总线的数据采集系统的进一步开发和应用。因此，需要一种更为简便通用的方式完成采集系统和计算机数据的交互。 　　数据采集系统性能的好坏，主要取决于它的精度和速度。在保证精度的条件下应尽可能地提高采样速度，以满足实时采集、实时处理和实时控制的要求。实践表明，采用ARM 32位嵌入式微处理器

  3. 所属分类：其它

    • 发布日期：2020-11-11
    • 文件大小：180224
    • 提供者：weixin_38715048

  1. 基于CPLD／FPGA高速数据采集系统的设计

  2. 0 引 言 　　传统的数据采集系统一般采用单片机，系统大多通过PCI总线完成数据的传输。其缺点是数学运算能力差；受限于计算机插槽数量和中断资源；不便于连接与安装；易受机箱内电磁环境的影响。这些问题遏制了基于PCI总线的数据采集系统的进一步开发和应用。因此，需要一种更为简便通用的方式完成采集系统和计算机数据的交互。 　　数据采集系统性能的好坏，主要取决于它的精度和速度。在保证精度的条件下应尽可能地提高采样速度，以满足实时采集、实时处理和实时控制的要求。实践表明，采用ARM 32位嵌入式微处理器

  3. 所属分类：其它

    • 发布日期：2021-01-19
    • 文件大小：228352
    • 提供者：weixin_38724154
« 12 3 4 5 6 7 8 9 10 ... 13 »