注册会员 | 设为首页 | 加入收藏夹
您好，欢迎光临本网站！[请登录] ！[注册会员]！  

搜索资源列表

  1. 基于DSP builder的FIR滤波器设计

  2. 在此创造一种全新的构建FIR滤波器的方法

  3. 所属分类：硬件开发

    • 发布日期：2009-05-31
    • 文件大小：3145728
    • 提供者：huangmoguyan

  1. 基于FPGA的FIR滤波器设计

  2. 详细的介绍了一种基于FPGA的FIR滤波器设计

  3. 所属分类：硬件开发

    • 发布日期：2009-05-31
    • 文件大小：2097152
    • 提供者：huangmoguyan

  1. 基于FPGA的任意波形发生器的设计与实现

  2. 提出了一种基于FPGA(现场可编程门阵列)采用DDS(直接数字频率合成器)技术的任 意波形发生器设计方案。该方案的硬件电路以FPGA为核心器件，辅以D／A转换器、程控放大和人机 接口电路构成。其中FPGA内部控制电路采用8051单片机软核为核心进行设计，信号合成电路采用 VHDL语言设计数控振荡器实现，低通滤波器为采用窗函数法设计的16阶线性FIR数字滤波器。

  3. 所属分类：嵌入式

    • 发布日期：2011-05-02
    • 文件大小：223232
    • 提供者：zlong2512

  1. 硬件设计仿真及滤波器实现

  2. 本设计中的低通滤波器的阶数为160阶，需要的加法器数量为160个；滤波器的系数为161个，则对应的乘法器数量为161。 FPGA的模块设计包括以下几个模块：设计输入子模块、设计数据库子模块、分析验证子模块、综合仿真子模块、布局布线子模块等。FIR的RTL设计：首先需要将低通滤波器的系数定点化。

  3. 所属分类：C/C++

    • 发布日期：2011-07-24
    • 文件大小：357376
    • 提供者：paozhuanyinyuge

  1. 基于FPGA分布式算法的滤波器设计

  2. 传统数字滤波器硬件的实现主要采用专用集成电路(ASIC)和数字信号处理器(DSP)来实现。FPGA内部的功能块中采用了SRAM的查找表(lo-ok up table，LUT)结构，这种结构特别适用于并行处理结构，相对于传统方法来说，其并行度和扩展性都很好，它逐渐成为构造可编程高性能算法结构的新选择。 分布式算法是一种适合FPGA设计的乘加运算，由于FPGA中硬件乘法器资源有限，直接应运乘法会消耗大量的资源。本文利用了丰富的存储器资源进行查找表运算，设计了一种基于分布式算法低通FIR滤波器；利用

  3. 所属分类：硬件开发

    • 发布日期：2012-05-03
    • 文件大小：187392
    • 提供者：zhangqinguili

  1. FIR数字滤波器的FPGA实现研究

  2. 如今，FPGA已成为数字信号处理系统的核心器件，尤其在数字通信、网络、视频和图像处理等领域。现在的FPGA不仅包含查找表、寄存器、多路复用器、分布式块存储器，而且还嵌入专用的快速加法器、乘法器和输入，输出设备。FPGA具有实现高速并行运算的能力，因而成为高性能数字信号处理的理想器件。此外，与专用集成电路(ASIC)相比，FPGA具有可重复编程的优点。 　　根据单位脉冲响应的不同，数字滤波器主要分为有限脉冲响应(FIR)和无限脉冲响应(IIR)2大类。在同样的设计要求下，IIR方式计算工作量较小

  3. 所属分类：硬件开发

    • 发布日期：2012-12-11
    • 文件大小：505856
    • 提供者：noodles5320

  1. 硬件描述语言

  2. （1） 函数发生器的设计与验证； （2） 通用异步收发机设计与验证 （3） CRC编译码电路设计与验证； （4）FSK调制解调器的设计与验证； （5）FIR数字滤波器的设计与验证：

  3. 所属分类：电信

    • 发布日期：2013-06-23
    • 文件大小：31744
    • 提供者：u011173670

  1. MATLAB设计FPGA实现联合ISE和Modelsim仿真的FIR滤波器设计

  2. 本文首先利用MATLAB产生两个频率不一样的正弦信号，并将这两个正弦信号相加，得到一个混叠的波形；然后利用MATLAB设计一个FIR低通滤波器，并由Verilog实现，联合ISE和Modelsim仿真，实现滤除频率较高的信号，并将滤波后的数据送到MATLAB中分析。绝对原创。

  3. 所属分类：教育

    • 发布日期：2015-05-19
    • 文件大小：1048576
    • 提供者：fu03hai16shan

  1. FPGA数字信号处理（三）串行FIR滤波器Verilog设计

  2. 串行结构FIR滤波器的Verilog HDL代码，Vivado工程，含testbench与仿真，仿真结果优秀；具体说明可参考本人博客。CSDN博客搜索：FPGADesigner

  3. 所属分类：硬件开发

    • 发布日期：2018-06-06
    • 文件大小：2097152
    • 提供者：fpgadesigner

  1. 基于FPGA的自适应滤波器设计.pdf

  2. 学习FIR自适应滤波器原理；学习MATLAB中的Simulink及Xilinx的System Generator；用FPGA实现自适应滤波器；对不同输入情况，学习自适应滤波器的各种应用。

  3. 所属分类：硬件开发

    • 发布日期：2020-03-09
    • 文件大小：1048576
    • 提供者：linghulb

  1. 基于FPGA的高阶音频均衡滤波器设计

  2. 常用的数字滤波器有IIR和FIR两种。IIR滤波器结构简单，所需的存储空间小，但其相位是非线性；FIR滤波器是线性相位滤波器，这对高品质音效处理是必要的。本文通过在FPGA内设计了1 024阶FIR滤波器实现数字均衡滤波，通过系数的重载实现多种频率响应的均衡特性。

  3. 所属分类：其它

    • 发布日期：2020-08-05
    • 文件大小：69632
    • 提供者：weixin_38621870

  1. 基于FPGA 的32阶FIR滤波器设计

  2. 研究了一种采用FPGA实现32阶FIR数字滤波器硬件电路方案；讨论了窗函数的选择、滤波器的结构以及系数量化问题；阐述了FIR滤波器的FPGA实现，各模块的设计以及如何优化硬件资源，提高运行速度等问题。实验结果表明了该方法的有效性。 　　随着软件无线电的发展，对于滤波器的处理速度要求越来越高。传统的FIR滤波器一般采用通用DSP处理器，但是DSP处理器采用的是串行运算，而FPGA是现场可编程阵列，可以实现专用集成电路，另外还可以采用纯并行结构及考虑流水线结构，因此在处理速度上可以明显高于DSP处理

  3. 所属分类：其它

    • 发布日期：2020-10-22
    • 文件大小：869376
    • 提供者：weixin_38662327

  1. 单片机与DSP中的基于FPGA分布式算法的滤波器设计

  2. 0 引言 　　传统数字滤波器硬件的实现主要采用专用集成电路(ASIC)和数字信号处理器(DSP)来实现。FPGA内部的功能块中采用了SRAM的查找表(lo-ok up table，LUT)结构，这种结构特别适用于并行处理结构，相对于传统方法来说，其并行度和扩展性都很好，它逐渐成为构造可编程高性能算法结构的新选择。 　　分布式算法是一种适合FPGA设计的乘加运算，由于FPGA中硬件乘法器资源有限，直接应运乘法会消耗大量的资源。本文利用了丰富的存储器资源进行查找表运算，设计了一种基于分布式算法低

  3. 所属分类：其它

    • 发布日期：2020-11-05
    • 文件大小：238592
    • 提供者：weixin_38729108

  1. 单片机与DSP中的一种高阶音频均衡滤波器的设计实现

  2. 音频均衡器作为高品质音响不可或缺的关键附属调节设备，在音效调整修饰方面起着至关重要的作用。一般音频均衡器有数字和模拟两种实现方法，模拟方法用有源和无源滤波器组实现，受器件温度等特性的影响，难以达到较高的可靠性和一致性，且成本较高。数字实现方法采用数字滤波器，具有较高的灵活性和可靠性。常用的数字滤波器有IIR和FIR两种。IIR滤波器结构简单，所需的存储空间小，但其相位是非线性；FIR滤波器是线性相位滤波器，这对高品质音效处理是必要的。本文通过在FPGA内设计了1 024阶FIR滤波器实现数字均衡

  3. 所属分类：其它

    • 发布日期：2020-11-03
    • 文件大小：481280
    • 提供者：weixin_38750644

  1. 单片机与DSP中的FIR数字滤波器的FPGA实现研究

  2. 如今，FPGA已成为数字信号处理系统的核心器件，尤其在数字通信、网络、视频和图像处理等领域。现在的FPGA不仅包含查找表、寄存器、多路复用器、分布式块存储器，而且还嵌入专用的快速加法器、乘法器和输入，输出设备。FPGA具有实现高速并行运算的能力，因而成为高性能数字信号处理的理想器件。此外，与专用集成电路(ASIC)相比，FPGA具有可重复编程的优点。 　　根据单位脉冲响应的不同，数字滤波器主要分为有限脉冲响应(FIR)和无限脉冲响应(IIR)2大类。在同样的设计要求下，IIR方式计算工作量较小

  3. 所属分类：其它

    • 发布日期：2020-11-07
    • 文件大小：253952
    • 提供者：weixin_38723027

  1. 单片机与DSP中的基于FPGA的FIR抽取滤波器设计

  2. 摘   要：本文介绍了FIR抽取滤波器的工作原理，重点阐述了用XC2V1000实现FIR抽取滤波器的方法，并给出了仿真波形和设计特点。关键词：FIR抽取滤波器；流水线操作；FPGA 　　用FPGA实现抽取滤波器比较复杂，主要是因为在FPGA中缺乏实现乘法运算的有效结构，现在，FPGA中集成了硬件乘法器，使FPGA在数字信号处理方面有了长足的进步。本文介绍了一种采用Xilinx公司的XC2V1000实现FIR抽取滤波器的设计方法。 具体实现结构设计　　基于抽取滤波器的工作原理，本文采用XC2V

  3. 所属分类：其它

    • 发布日期：2020-12-13
    • 文件大小：71680
    • 提供者：weixin_38556668

  1. 单片机与DSP中的IIR数字滤波器的FPGA实现(图)

  2. 摘 要：本文介绍了一种采用级联结构在FPGA上实现任意阶IIR数字滤波器的方法。此设计扩展性好，便于调节滤波器的性能，可以根据不同的要求在不同规模的FPGA上加以实现。　　关键词：IIR数字滤波器；级联结构；FPGA 　　IIR数字滤波器在很多领域中有着广阔的应用。与FIR数字滤波器相比，它可以用较低的阶数获得高选择性，所用存储单元少，经济而效率高，在相同门级规模和相同时钟速度下可以提供更好的带外衰减特性。下面介绍一种在FPGA上实现IIR数字滤波器的方法。 IIR数字滤波

  3. 所属分类：其它

    • 发布日期：2020-12-13
    • 文件大小：80896
    • 提供者：weixin_38747906

  1. 单片机与DSP中的基于Verilog HDL的FIR数字滤波器设计与仿真

  2. 摘要：本文主要分析了FIR数字滤波器的基本结构和硬件构成特点，简要介绍了FIR滤波器实现的方式优缺点；结合Altera公司的Stratix系列产品的特点，以一个基于MAC的8阶FIR数字滤波器的设计为例，给出了使用Verilog 硬件描述语言进行数字逻辑设计的过程和方法，并且在QuartusII的集成开发环境下编写HDL代码，进行综合；利用QuartusII内部的仿真器对设计做脉冲响应仿真和验证       关键词：CPLD/FPGA  Verilog HDL  FIR  仿真      

  3. 所属分类：其它

    • 发布日期：2020-12-08
    • 文件大小：197632
    • 提供者：weixin_38752074

  1. IIR数字滤波器的FPGA实现

  2. 摘要：本文介绍了一种采用级联结构在FPGA上实现任意阶IIR数字滤波器的方法。此设计扩展性好，便于调节滤波器的性能，可以根据不同的要求在不同规模的FPGA上加以实现。　　关键词：IIR数字滤波器；级联结构；FPGA　　IIR数字滤波器在很多领域中有着广阔的应用。与FIR数字滤波器相比，它可以用较低的阶数获得高选择性，所用存储单元少，经济而效率高，在相同门级规模和相同时钟速度下可以提供更好的带外衰减特性。下面介绍一种在FPGA上实现IIR数字滤波器的方法。IIR数字滤波器的结构　　任意阶的IIR滤

  3. 所属分类：其它

    • 发布日期：2021-02-03
    • 文件大小：114688
    • 提供者：weixin_38526780

  1. 基于FPGA的OFDM调制器设计与实现

  2. 介绍了OFDM信号的优点，并分析了其实现原理，提出一种OFDM高性能数字调制器的FPGA实现方案；采用自顶向下的设计思想，将系统分成FIR滤波器、数控振荡器、移相器、乘法电路和加法电路等5大模块，重点论述了FIR滤波器、数控振荡器的实现，用原理图输入、VHDL语言设计和调用FIR IP核相结合的多种设计方法，分别实现了各模块的具体设计，并给出了其在QuartusII环境下的仿真结果。结果表明，基于FPGA的OFDM调制器，设计简单，便于修改和调试，性能稳定。

  3. 所属分类：其它

    • 发布日期：2021-01-31
    • 文件大小：1048576
    • 提供者：weixin_38746442
« 12 3 »