注册会员 | 设为首页 | 加入收藏夹
您好，欢迎光临本网站！[请登录] ！[注册会员]！  

搜索资源列表

  1. FPGA-VHDL实现10进制减法计数器，带清零和置数

  2. 使用VHDL实现10进制减法计数器，有以下功能： （1）开发平台为ISE14.7 （2）代码已例化，分为顶层文件和三个模块：分频器、计数器、数码管。 （3）计数器具有清零和置数的功能。

  3. 所属分类：嵌入式

    • 发布日期：2021-01-02
    • 文件大小：2097152
    • 提供者：aruewds