点数信息
www.dssz.net
注册会员
|
设为首页
|
加入收藏夹
您好,欢迎光临本网站!
[请登录]
!
[注册会员]
!
首页
移动开发
云计算
大数据
数据库
游戏开发
人工智能
网络技术
区块链
操作系统
模糊查询
热门搜索:
源码
Android
整站
插件
识别
p2p
游戏
算法
更多...
在线客服QQ:632832888
当前位置:
资源下载
搜索资源 - FPGAVerilog
下载资源分类
移动开发
开发技术
课程资源
网络技术
操作系统
安全技术
数据库
行业
服务器应用
存储
信息化
考试认证
云计算
大数据
跨平台
音视频
游戏开发
人工智能
区块链
在结果中搜索
所属系统
Windows
Linux
FreeBSD
Unix
Dos
PalmOS
WinCE
SymbianOS
MacOS
Android
开发平台
Visual C
Visual.Net
Borland C
CBuilder
Dephi
gcc
VBA
LISP
IDL
VHDL
Matlab
MathCAD
Flash
Xcode
Android STU
LabVIEW
开发语言
C/C++
Pascal
ASM
Java
PHP
Basic/ASP
Perl
Python
VBScript
JavaScript
SQL
FoxBase
SHELL
E语言
OC/Swift
文件类型
源码
程序
CHM
PDF
PPT
WORD
Excel
Access
HTML
Text
资源分类
搜索资源列表
FPGAverilog黄金参考指南中文版
verilog HDL verilog黄金参考指南中文版 verilog黄金参考指南中文版
所属分类:
硬件开发
发布日期:2009-07-14
文件大小:523264
提供者:
jiayundsc
FPGA verilog 高精度频率计 LCD1602 显示
采用verilog HDL编写,高精度频率计,精度小于0.5%,测量范围1Hz~1MHz,采用LCD1602显示,代码带有完整注解。
所属分类:
嵌入式
发布日期:2012-05-07
文件大小:2097152
提供者:
laihuanning
Snake-贪吃蛇FPGAVerilog实现
贪吃蛇小游戏,使用VGA显示游戏画面。 可以重置,暂停。 蛇会变长而且会根据长度变速。 撞到自己会结束游戏,得分达到19分游戏结束。 使用的IO: 7段数码管 VGA显示器(注意显示像素和频率) 4个按钮 3个开关 个人的小作品,欢迎交流。 代码仅供参考,请勿它用。
所属分类:
其它
发布日期:2012-12-07
文件大小:1048576
提供者:
raymond_kwan
Verilog数字系统设计 实验1 FPGA基础应用
fpgaVerilog数字系统设计 实验1 FPGA基础应用
所属分类:
嵌入式
发布日期:2013-03-18
文件大小:14680064
提供者:
determine2012
使用modelsim进行前仿真和后仿真
本文档记录了如何使用modelsim进行前仿真和后仿真,对学习FPGA与modelsim有一定的帮助
所属分类:
硬件开发
发布日期:2018-10-01
文件大小:490496
提供者:
cfx_id
基于FPGAVerilog HDL16*16点阵显示字符
详细的介绍了Verilog HDL 如何实现16*16点阵原理。字符可自行更改。
所属分类:
硬件开发
发布日期:2018-12-18
文件大小:520192
提供者:
qq_26139997
基于FPGA Verilog串行乘法器DSP设计
基于FPGA Verilog串行乘法器DSP设计,代码通过仿真和下板调试,串行的DSP消耗的时间相对较长,但是占用资源较少
所属分类:
机器学习
发布日期:2020-04-20
文件大小:1024
提供者:
jiyishizhe
基于FPGA Verilog的并行乘法器设计
Verilog 串行流水线式DSP乘法器设计,代码通过仿真以及下板调试,从输入到输出只用了三个时钟周期
所属分类:
机器学习
发布日期:2020-04-20
文件大小:2048
提供者:
jiyishizhe
FPGA课程设计,数字时钟,verilog编写
FPGA使用verilog硬件语言编写的数字时钟,包含功能:整点提示,校准时钟,六位显示,内部还含有测试文件,使用的时modelsim仿真软件进行仿真。
所属分类:
硬件开发
发布日期:2020-01-05
文件大小:11534336
提供者:
qq_42330141
串口通信 FPGA verilog语言
本文实现了 pc机至fpga 的RS232 串口通信 所用的语言是: FPGA verilog语言 ,首先呢,要明白RS232的传输原理,5脚接地,3脚发数据,2脚接数据。 引脚2: RxD (接收数据). 引脚3: TxD (发送数据).
所属分类:
硬件开发
发布日期:2012-05-12
文件大小:568320
提供者:
uncle_wang
基于FPGA verilog的 UART环回测试代码
1、基于Intel FPGA,采用状态机编写UART收发模块(带FIFO) 2、代码实现功能:从串口调试助手发送任意长度、格式数据给FPGA,然后FPGA再把接收到的数据回传给串口调试助手。
所属分类:
嵌入式
发布日期:2020-07-22
文件大小:6291456
提供者:
m0_37796894
FPGA课程:有关FPGA Verilog代码的课程-源码
FPGA课程:有关FPGA Verilog代码的课程
所属分类:
其它
发布日期:2021-02-18
文件大小:39936
提供者:
weixin_42100971
ADS7822U驱动例程 fpga Verilog 亲测通过
ADS7822U,fpga Verilog 亲测通过
所属分类:
硬件开发
发布日期:2021-01-24
文件大小:4096
提供者:
cjfwindy