注册会员 | 设为首页 | 加入收藏夹
您好，欢迎光临本网站！[请登录] ！[注册会员]！  

搜索资源列表

  1. [VHDL+Verilog]良好的代码编写风格（二十五条）

  2. 良好代码编写风格可以满足信、达、雅的要求。在满足功能和性能目标的前提下，增强代码的可读性、可移植性，首要的工作是在项目开发之前为整个设计团队建立一个命名约定和缩略语清单，以文档的形式记录下来，并要求每位设计人员在代码编写过程中都要严格遵守。

  3. 所属分类：其它

    • 发布日期：2010-07-13
    • 文件大小：77824
    • 提供者：gzhengyu

  1. Verilog HDL代码实例

  2. multiplexer : 多路选择器器建模 decoder : 译码器实验程序 adder : 加法器实验程序 comparator : 比较器实验程序 counter16 计数器建模 IIC I2C接口标准建模源码 RS232 串行接口RS232标准建模源码 LCM 标准LCM建模源码 ６分频：　　　时钟６分频源码 串并转化 串并转化源码

  3. 所属分类：C

    • 发布日期：2010-07-23
    • 文件大小：1048576
    • 提供者：do622

  1. 16路DS18B20的verilog HDL 代码

  2. 16路DS18B20的verilog HDL 代码

  3. 所属分类：专业指导

    • 发布日期：2010-11-17
    • 文件大小：443392
    • 提供者：zhontan

  1. Simulink BlackBox HDL RAM初始化

  2. Simulink 中使用BlackBox 生成HDL代码及其RAM初始化联合仿真。http://blog.csdn.net/McCrocodile/archive/2011/03/29/6286313.aspx

  3. 所属分类：硬件开发

    • 发布日期：2011-03-31
    • 文件大小：3145728
    • 提供者：McCrocodile

  1. VHDL & Verilog HDL 简明教程

  2. 我们了解一下什么是硬件描述语言以及数字系统设计中的一些基本概念。在 设计中，FPGA、CPLD 等可编程器件得到了越来越多的应用，其一是因为这些器件可以在其 中实现许多分立元器件实现的功能，这样就缩小了电路板的面积；其二，这些器件的可编程 使得设计可以随时变更，而不需要重新布线制板。当我们的设计验证通过之后，如果需要大 批量生产时候，我们可以把可编程器件中的设计交给半导体厂商进行流片，这样可以大大降 低生产成本，如果设计的芯片有较好的通用性，我们还可以去出售自己设计的芯片了。EDA （Elec

  3. 所属分类：嵌入式

    • 发布日期：2011-08-10
    • 文件大小：276480
    • 提供者：yiweiguo

  1. Verilog HDL代码书写规范.pdf

  2. Verilog HDL代码书写规范.pdf 介绍代码的书写格式，是更具可读性，可修改性

  3. 所属分类：专业指导

    • 发布日期：2011-08-12
    • 文件大小：216064
    • 提供者：liuqian1995

  1. 基于Verilog HDL的数字时钟设计

  2. 个人课程作业，基于Verilog HDL的数字时钟设计，包括源代码和设计报告，供交流学习使用。如有使用，请注明出处。

  3. 所属分类：硬件开发

    • 发布日期：2011-10-22
    • 文件大小：217088
    • 提供者：qq515184702

  1. verilog HDL代码编写注意事项和规范

  2. 强调Verilog代码编写规范，经常是一个不太受欢迎的话题，但却是非常有必要的。 每个代码编写者都有自己的编写习惯，而且都喜欢按照自己的习惯去编写代码。与自己编写风格相近的代码，阅读起来容易接受和理解。相反和自己编写风格差别较大的代码，阅读和接受起来就困难一些。

  3. 所属分类：嵌入式

    • 发布日期：2012-03-10
    • 文件大小：28672
    • 提供者：xianzhiliang

  1. 桌面弹球的Verilog HDL代码

  2. FPGA DE2 桌面弹球的Verilog HDL代码

  3. 所属分类：硬件开发

    • 发布日期：2012-04-01
    • 文件大小：18432
    • 提供者：adadboy2008

  1. X-HDL-4.1.4-Setup-Crack.zip

  2. Verilog/Vhdl转换工具。 软件X-HDL执行智能翻译你的HDL代码,而不只是语法转换。

  3. 所属分类：硬件开发

    • 发布日期：2012-12-18
    • 文件大小：12582912
    • 提供者：tlinger

  1. nrf24l01无线接收verilog HDL代码

  2. 基于nrf24l01的无线接收verilog HDL程序（LCD1602显示），即下即用！(直接上传的quartus工程数据包。

  3. 所属分类：嵌入式

    • 发布日期：2013-06-10
    • 文件大小：1048576
    • 提供者：wzw71734

  1. 轻松成为设计高手-Verilog HDL实用精解的代码

  2. 轻松成为设计高手-Verilog HDL实用精解的代码

  3. 所属分类：硬件开发

    • 发布日期：2013-09-08
    • 文件大小：1048576
    • 提供者：feige1990

  1. verilog hdl 交通灯代码

  2. 主要是一个关于红绿灯的一个简单地verilog hdl 代码。

  3. 所属分类：其它

    • 发布日期：2014-03-27
    • 文件大小：3072
    • 提供者：u014287959

  1. 16路DS18B20的verilog HDL 代码

  2. 16路DS18B20的verilog HDL 代码 资源中包含一个PDF文档和一个.v文件。PDF文档中主要说明了DS18B20温度传感器的特性和应用，对FPGA未做详细说明。

  3. 所属分类：嵌入式

    • 发布日期：2014-04-28
    • 文件大小：443392
    • 提供者：a5743122

  1. HDL 三人表决器

  2. 这是一个三人表决器的HDL代码，包括测试程序以及仿真图像。

  3. 所属分类：讲义

    • 发布日期：2015-03-30
    • 文件大小：16384
    • 提供者：jovita233

  1. Verilog HDL代码书写规范.pdf

  2. Verilog HDL代码书写规范.pdf

  3. 所属分类：嵌入式

    • 发布日期：2016-06-25
    • 文件大小：216064
    • 提供者：zeng_cn

  1. UART Verilog (串口通信Verilog HDL代码)

  2. UART Verilog HDL代码,经过RTL仿真和FPGA验证。 波特率支持9600~921600等8种,并支持灵活可配。

  3. 所属分类：硬件开发

  1. Simulink环境下的UART串口行为建模及其HDL代码自动生成

  2. 通用非同步收发传输器UART是一种通用串行数据总线，双向通信，可以实现全双工传输和接收，用于异步通信。在Simulink环境下，用STATEFLOW对其进行建模，可以将其原理直接转化成模型，摆脱了传统方式下直接手写代码的弊端，而且可以自动生成HDL代码，为FPGA的设计、开发开辟了新的途径。

  3. 所属分类：其它

    • 发布日期：2020-10-25
    • 文件大小：390144
    • 提供者：weixin_38550605

  1. VERILOG传奇从电路出发的HDL代码设计＝SNORKELING IN VERILOG BAY_14106982.pdf

  2. VERILOG传奇从电路出发的HDL代码设计＝SNORKELING IN VERILOG BAY_14106982.pdf

  3. 所属分类：电信

    • 发布日期：2021-03-05
    • 文件大小：92274688
    • 提供者：weixin_41979380

  1. CombinationalCircuitsSimulation：这是一个总结Verilog HDL代码的存储库，可通过仿真设计组合逻辑电路-源码

  2. 组合电路模拟 这是一个总结Verilog HDL代码以设计具有仿真功能的组合逻辑电路的存储库。 推荐给参加数字系统/电路课程的学生。 Verilog HDL代码 使用Quartus ||的仿真结果9.0 报告随附为ENCS234课程的作业

  3. 所属分类：其它

    • 发布日期：2021-02-18
    • 文件大小：691200
    • 提供者：weixin_42153691
« 12 3 4 5 6 7 8 9 10 ... 25 »