注册会员 | 设为首页 | 加入收藏夹
您好，欢迎光临本网站！[请登录] ！[注册会员]！  

搜索资源列表

  1. 基于Verilog HDL的全功能UART IP核的设计与实习

  2. 基于Verilog HDL的全功能UART IP核的设计与实习.基于Verilog HDL的全功能UART IP核的设计与实习.

  3. 所属分类：专业指导

    • 发布日期：2009-07-21
    • 文件大小：243712
    • 提供者：yeyanbin

  1. Verilog HDL教程

  2. VerylogHDL程序设计教程。详细地讲解了VerylogHDL的设计思路和几种模型算法。

  3. 所属分类：其它

    • 发布日期：2009-08-22
    • 文件大小：4194304
    • 提供者：VeryShooter

  1. Verilog HDL硬件描述语言

  2. Verilog HDL硬件描述语言 Verilog HDL是一种硬件描述语言，用于从算法级、门级到开关级的多种抽象设计层次的 数字系统建模。被建模的数字系统对象的复杂性可以介于简单的门和完整的电子数字系统之 间。数字系统能够按层次描述，并可在相同描述中显式地进行时序建模。 Verilog HDL 语言具有下述描述能力：设计的行为特性、设计的数据流特性、设计的结构 组成以及包含响应监控和设计验证方面的时延和波形产生机制。所有这些都使用同一种建模 语言。此外， Verilog HDL语言提供了编程

  3. 所属分类：嵌入式

    • 发布日期：2009-09-08
    • 文件大小：9437184
    • 提供者：lzflxq

  1. Verilog HDL硬件描述语言.rar

  2. 目 录 译者序 前言 第1章 简介 1 1.1 什么是Verilog HDL？ 1 1.2 历史 1 1.3 主要能力 1 第2章 HDL指南 4 2.1 模块 4 2.2 时延 5 2.3 数据流描述方式 5 2.4 行为描述方式 6 2.5 结构化描述形式 8 2.6 混合设计描述方式 9 2.7 设计模拟 10 第3章 Verilog语言要素 14 3.1 标识符 14 3.2 注释 14 3.3 格式 14 3.4 系统任务和函数 1 5 3.5 编译指令 15 3.5.1 `defi

  3. 所属分类：C++

    • 发布日期：2009-09-15
    • 文件大小：3145728
    • 提供者：wsedwsed

  1. Verilog HDL教程（夏宇闻）

  2. Verilog HDL教程（夏宇闻） 第一章数字信号处理、计算、程序、 算法和硬线逻辑的基本概念 第二章 Verilog HDL设计方法概述 第三章 Verilog HDL的基本语法 第四章 不同抽象级别的Verilog HDL模型 ： ： ： ： ： ：

  3. 所属分类：其它

    • 发布日期：2010-05-10
    • 文件大小：1048576
    • 提供者：yearn2011

  1. Verilog HDL的基本语法

  2. Verilog HDL是一种用于数字逻辑电路设计的语言。用Verilog HDL描述的电路设计就是该电路的Verilog HDL模型。Verilog HDL既是一种行为描述的语言也是一种结构描述的语言。这也就是说，既可以用电路的功能描述也可以用元器件和它们之间的连接来建立所设计电路的Verilog HDL模型。

  3. 所属分类：专业指导

    • 发布日期：2010-12-07
    • 文件大小：472064
    • 提供者：youlanfengye

  1. Verilog HDL

  2. 第一章 数字信号处理、计算、程序、 算法和硬线逻辑的基本概念 第二章 Verilog HDL设计方法概述 第三章 Verilog HDL的基本语法 第四章 不同抽象级别的Verilog HDL模型

  3. 所属分类：其它

    • 发布日期：2011-03-30
    • 文件大小：1048576
    • 提供者：windcnwind

  1. 不同抽象级别的Verilog HDL模型.pdf

  2. 第四章不同抽象级别的Verilog HDL模型，每字必看。

  3. 所属分类：嵌入式

    • 发布日期：2011-06-23
    • 文件大小：205824
    • 提供者：kobeyin

  1. Verilog HDL 课件

  2. 电子信息工程学院电子专业大三必修课数字集成电路设计之Verilog HDL部分课件（骆丽老师的). 第7章 HDL语言基础 7-1 引言 7-2 Verilog HDL基本结构 7 3 数据类型及常量 变量 7-3 数据类型及常量、变量 7-4 运算符及表达式 7-5 语句 7-6 不同抽象级别的Verilog HDL模型 7-6 不同抽象级别的Verilog HDL模型 7-7 设计技巧 第9章 设计实例 9-1 模块电路设计 9-2 复杂逻辑电路设计

  3. 所属分类：嵌入式

    • 发布日期：2011-08-15
    • 文件大小：5242880
    • 提供者：gf_dool

  1. Verilog HDL 教学讲义

  2. 2.1 Verilog HDL设计模块的基本结构 2.2 Verilog HDL词法构成 2.3 Verilog HDL的语句 2.4 Verilog HDL模型 2.5 Verilog HDL设计电路流程 2.6 用Verilog HDL描述逻辑电路的实例

  3. 所属分类：硬件开发

    • 发布日期：2011-11-27
    • 文件大小：820224
    • 提供者：lzs5676

  1. Verilog HDL模型

  2. Verilog HDL模型 基本运算逻辑和erilog HDL模型

  3. 所属分类：硬件开发

    • 发布日期：2012-05-20
    • 文件大小：245760
    • 提供者：pannian2011

  1. 编写测试平台—HDL模型的功能验证

  2. 编写测试平台—HDL模型的功能验证 很详细的一本书

  3. 所属分类：硬件开发

    • 发布日期：2012-06-02
    • 文件大小：32505856
    • 提供者：foreverx11

  1. EEPROM读写器的可综合的Verilog HDL模型

  2. EEPROM读写器的可综合的Verilog HDL模型

  3. 所属分类：软件测试

    • 发布日期：2013-11-27
    • 文件大小：10240
    • 提供者：p30814028

  1. 编写测试平台 HDL模型的功能验证 中文版

  2. 编写测试平台 HDL模型的功能验证 中文版 只有三章

  3. 所属分类：C++

    • 发布日期：2015-03-14
    • 文件大小：794624
    • 提供者：a437572340

  1. 编写测试平台 HDL模型的功能验证_11682080

  2. 编写测试平台 HDL模型的功能验证_11682080,编写测试平台 HDL模型的功能验证_11682080

  3. 所属分类：硬件开发

    • 发布日期：2017-12-12
    • 文件大小：16777216
    • 提供者：cyd3490528900

  1. Verilog HDL

  2. 全书共分为六章，第一章为 Verilog HDL设计方法概述；第二章介绍Verilog HDL的基本语法；第三章介绍不同抽象级别的Verilog HDL模型；第四章讲述有限状态机和可综合风格的Verilog HDL；第五章为可综合的Verilog HDL设计实例（简化的RISC-CPU设计简介）；第六章介绍虚拟器件和虚拟接口模块。书中各章都有大量的例题，每章后还附有思考题，可以帮助读者理解书中的基本概念并掌握设计从简单到非常复杂的各种风格模块的技术。本书面向的对象是大学电子类和计算机工程类本科

  3. 所属分类：C

    • 发布日期：2009-04-18
    • 文件大小：4194304
    • 提供者：wdd3214809

  1. 基本运算逻辑和它们的Verilog HDL模型

  2. 从算法设计到硬线逻辑的实现\基本运算逻辑和它们的Verilog HDL模型

  3. 所属分类：硬件开发

    • 发布日期：2013-08-18
    • 文件大小：251904
    • 提供者：sunyzz

  1. 从算不同抽象级别的Verilog HDL模型

  2. 从算法设计到硬线逻辑的实现\不同抽象级别的Verilog HDL模型

  3. 所属分类：硬件开发

    • 发布日期：2013-08-18
    • 文件大小：420864
    • 提供者：sunyzz

  1. Halcon 深度学习分类模型介绍

  2. Halcon提供了预训练网络。这些网络在使用前已经经过丰富的图像库训练过，在此基础上训练出的网络对于图像分类任务表现更好。接下来分别介绍Halcon提供的预训练网络。 pretrained_dl_classifier_compact.hdl模型 网络的优点是节省内存以及运行效率高。 模型支持‘real’图像类型。如果想知道网络模型各参数值，可以使用算子get_dl_classifier_param获取，下面列举的部分参数是预训练网络使用图像数据集训练时的值。 图像宽度：224 图像高度：224

  3. 所属分类：其它

    • 发布日期：2021-01-06
    • 文件大小：54272
    • 提供者：weixin_38639615

  1. nocgen：NoC（片上网络）生成器，它生成由片上路由器组成的NoC的Verilog HDL模型-源码

  2. nocgen：NoC（片上网络）生成器，它生成由片上路由器组成的NoC的Verilog HDL模型

  3. 所属分类：其它

    • 发布日期：2021-02-05
    • 文件大小：30720
    • 提供者：weixin_42168265
« 12 3 4 5 6 7 8 »